

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN

KHOA KỸ THUẬT MÁY TÍNH



BÁO CÁO ĐỒ ÁN

THIẾT KẾ HỆ THỐNG SỐ HDL

ĐỀ TÀI

ADVANCED ENCRYPTION STANDARD

GV hướng dẫn: Ngô Hiếu Trường

Lớp: CE213.Q24

Nhóm sinh viên thực hiện:

Họ và Tên

MSSV

Lê Minh Nghĩa

23521012

Trần Quốc Hưng

23520579

Hồ Chí Minh, 2026

ACKNOWLEDGMENT

Trước hết, nhóm em xin gửi lời cảm ơn chân thành và sâu sắc nhất đến Thầy Ngô Hiếu Trường, giảng viên hướng dẫn đồ án, đã tận tình chỉ bảo, cung cấp kiến thức chuyên môn vững vàng cùng những góp ý kịp thời và định hướng quý báu xuyên suốt quá trình nghiên cứu và triển khai đề tài.

Nhóm em cũng xin gửi lời cảm ơn đến Khoa Kỹ thuật Máy tính và Trường Đại học Công nghệ Thông tin đã trang bị cơ sở vật chất và nguồn tài liệu học thuật cần thiết, tạo môi trường học tập và nghiên cứu tốt nhất.

Cuối cùng, em xin gửi lời cảm ơn đến các thành viên trong nhóm đã cùng nhau nỗ lực, chia sẻ kiến thức và hợp tác hiệu quả để vượt qua mọi thử thách, hoàn thành đồ án này.

Xin chân thành cảm ơn

MỤC LỤC

ACKNOWLEDGMENT.....	1
MỤC LỤC HÌNH ẢNH.....	3
MỤC LỤC BẢNG.....	4
1 GIỚI THIỆU	5
1.1 Tổng quan.....	5
1.2 Ứng dụng thực tế của AES	9
1.3 Nhiệm vụ đề tài.....	12
1.4 Giới hạn của đề tài	13
1.5 Phân chia công việc nhóm.....	14
2 KIẾN TRÚC CỦA CHUẨN MÃ HÓA NÂNG CAO (AES256)	16
2.1 Quy trình mã hóa	16
2.2 Kiến trúc Pipeline AES	27
3 TỔNG QUAN VỀ PHẦN MỀM MÔ PHỎNG VÀ PHẦN MỀM THIẾT KẾ.....	31
3.1 Tổng quan về phần mềm tổng hợp Quartus II	31
3.2 Tổng quan về ngôn ngữ Verilog	32
4 TRIỂN KHAI THIẾT KẾ PHẦN CỨNG AES256 VỚI KỸ THUẬT PIPELINE... 	33
4.1 Triển khai kiến trúc Pipeline AES.....	33
4.2 Kết quả tổng hợp của thiết kế	36
4.3 Kết quả Simulation của thiết kế	40
4.4 Đánh giá thời gian hoạt động tĩnh của mạch.....	47
5 TỔNG KẾT VÀ ĐỊNH HƯỚNG PHÁT TRIỂN	49
5.1 Tổng kết.....	49
5.2 Hạn chế của đề tài.....	50
5.3 Định hướng phát triển.....	50
TÀI LIỆU THAM KHẢO	52

MỤC LỤC HÌNH ẢNH

Hình 1 Cấu trúc mã hóa tổng quát	17
Hình 2 Trực quan hóa Phép toán SubBytes	20
Hình 3 Trực quan hóa kỹ thuật ShiftRows	20
Hình 4 Trực quan hóa Phép toán ShiftRows	21
Hình 5 trực quan hóa kỹ thuật MixColumns	22
Hình 6 Trực quan hóa kỹ thuật Key Expansion	26
Hình 7 Sơ đồ tổng quát	27
Hình 8 So sánh mức độ sử dụng tài nguyên	38
Hình 9 Kết quả phân tích năng lượng sử dụng	38
Hình 10 Fmax của mô hình AES256 được tổng hợp bằng Quatus II	48

MỤC LỤC BẢNG

Bảng 1 Bảng phân công.....	15
Bảng 2 Bảng S-box AES	18
Bảng 3 Bảng so sánh kết quả mô phỏng và công cụ Online	47

Chương 1

1 GIỚI THIỆU

1.1 Tổng quan

AES (Advanced Encryption Standard) là tiêu chuẩn mã hóa dữ liệu do Viện Tiêu chuẩn và Công nghệ Hoa Kỳ (NIST) ban hành năm 2001 nhằm thay thế thuật toán DES vốn đã lỗi thời. AES thuộc nhóm thuật toán mã hóa khối đối xứng, trong đó quá trình mã hóa và giải mã đều sử dụng cùng một khóa bí mật. Với độ an toàn cao, hiệu suất tốt và khả năng triển khai linh hoạt, AES đã nhanh chóng trở thành chuẩn mã hóa được sử dụng rộng rãi trong các hệ thống bảo mật hiện đại.

1.1.1 AES là gì

AES là thuật toán mã hóa khối (block cipher), hoạt động trên các khối dữ liệu có kích thước cố định 128 bit. Thuật toán hỗ trợ ba độ dài khóa gồm 128 bit, 192 bit và 256 bit, tương ứng với số vòng lặp xử lý khác nhau trong quá trình mã hóa/giải mã. AES được phát triển từ thuật toán Rijndael, là thuật toán chiến thắng trong cuộc thi lựa chọn chuẩn mã hóa mới do NIST tổ chức.

1.1.2 Lịch sử phát triển

Bối cảnh ra đời

Trong giai đoạn 1970–1990, thuật toán DES (Data Encryption Standard) được sử dụng rộng rãi như một chuẩn mã hóa dữ liệu. Tuy nhiên, với độ dài khóa chỉ 56 bit, DES dần trở nên không còn đảm bảo an toàn trước sự phát triển mạnh mẽ của năng lực tính toán. Đến cuối thập niên 1990, các cuộc tấn công brute-force đã có thể phá vỡ DES trong thời gian

ngắn, cho thấy nhu cầu cấp thiết về một thuật toán mã hóa mới mạnh hơn và linh hoạt hơn.

Quá trình tuyển chọn AES (1997–2000)

Năm 1997, NIST chính thức công bố kế hoạch xây dựng một chuẩn mã hóa mới để thay thế DES. Cuộc thi lựa chọn AES được tổ chức công khai với các tiêu chí:

- Thuật toán mã hóa khối đối xứng.
- Kích thước khối cố định 128 bit.
- Hỗ trợ các độ dài khóa 128, 192 và 256 bit.
- Bảo mật cao, hiệu suất tốt và khả năng triển khai rộng rãi.

Trong giai đoạn 1997–2000, cuộc thi diễn ra qua hai vòng với sự tham gia của nhiều nhóm nghiên cứu trên thế giới.

- Vòng 1 (1998): NIST nhận được 15 thuật toán đề cử.
- Vòng 2 (1999): 5 thuật toán được chọn vào vòng chung kết gồm: MARS, RC6, Rijndael, Serpent và Twofish.

Đến tháng 10/2000, NIST công bố Rijndael là thuật toán chiến thắng.

Lý do Rijndael được lựa chọn

Rijndael được đánh giá vượt trội nhờ các đặc điểm:

- Bảo mật tốt, không phát hiện điểm yếu nghiêm trọng trong quá trình đánh giá.
- Hiệu suất cao trên nhiều nền tảng phần mềm và phần cứng.
- Thiết kế đơn giản, dễ triển khai, dễ tối ưu hóa.
- Tính linh hoạt cao trong cấu trúc thuật toán.

Chính thức hóa và ứng dụng (2001–nay)

Tháng 11/2001, AES chính thức được ban hành trong tiêu chuẩn FIPS PUB 197. Kể từ năm 2002, AES trở thành chuẩn mã hóa liên bang Hoa Kỳ và được ứng dụng rộng rãi trong các lĩnh vực như ngân hàng, viễn thông, an ninh mạng và các giao thức bảo mật như VPN, TLS/SSL, WPA2/WPA3.

Năm 2010, Intel giới thiệu tập lệnh AES-NI, giúp tăng tốc đáng kể tốc độ mã hóa/giải mã trong phần cứng. Đến nay, AES được xem là thuật toán mã hóa đối xứng thông dụng và an toàn nhất, được khuyến nghị sử dụng cho nhiều ứng dụng bảo mật quan trọng.

1.1.3 Các đặc điểm của AES

Đặc điểm cơ bản

AES là thuật toán mã hóa khối đối xứng, trong đó dữ liệu được xử lý theo từng khối có kích thước cố định 128 bit. Thuật toán sử dụng cùng một khóa cho cả quá trình mã hóa và giải mã. AES hỗ trợ ba độ dài khóa là 128 bit, 192 bit và 256 bit. Tương ứng với đó, số vòng xử lý của thuật toán lần lượt là 10, 12 và 14 vòng.

Cấu trúc thuật toán

AES được thiết kế theo mô hình Substitution–Permutation Network (SPN), bao gồm nhiều vòng lặp xử lý. Mỗi vòng (trừ vòng cuối) gồm bốn bước chính:

- **SubBytes:** Thay thế từng byte trong khối dữ liệu bằng giá trị tương ứng trong bảng S-box nhằm tạo tính phi tuyến và tăng độ an toàn của thuật toán.
- **ShiftRows:** Dịch chuyển các hàng trong ma trận trạng thái để tạo sự khuếch tán dữ liệu theo hàng.
- **MixColumns:** Trộn dữ liệu theo từng cột bằng các phép toán trong trường Galois nhằm tăng khả năng khuếch tán (diffusion). Bước này được bỏ qua ở vòng cuối.
- **AddRoundKey:** Thực hiện phép XOR giữa dữ liệu và khóa vòng. Khóa vòng được sinh từ khóa chính thông qua quá trình Key Schedule.

Đặc điểm bảo mật

AES được xem là một trong các thuật toán mã hóa an toàn nhất hiện nay nhờ:

- Không tồn tại điểm yếu nghiêm trọng được công bố cho đến hiện tại.
- Khả năng chống tấn công brute-force rất cao do không gian khóa lớn (2^{128} với AES-128).
- Thiết kế kháng tốt các dạng tấn công phân tích như differential và linear cryptanalysis.
- Cấu trúc S-box và MixColumns được xây dựng dựa trên nền tảng toán học vững chắc, giúp hạn chế tấn công đại số.

Đặc điểm hiệu suất

AES có hiệu suất xử lý cao, phù hợp cho cả phần mềm lẫn phần cứng:

- Thuật toán hoạt động nhanh, tiết kiệm tài nguyên và phù hợp cho các ứng dụng thời gian thực.
- Tối ưu tốt trên CPU hiện đại, đặc biệt khi sử dụng tập lệnh tăng tốc phần cứng AES-NI, giúp cải thiện tốc độ từ 4 đến 10 lần.
- Yêu cầu bộ nhớ thấp, thích hợp cho thiết bị nhúng và hệ thống IoT.

Tính linh hoạt và khả năng triển khai

AES dễ triển khai trên nhiều nền tảng khác nhau nhờ cấu trúc thuật toán rõ ràng và đơn giản. Thuật toán tương thích với nhiều chế độ hoạt động (modes of operation) như:

- ECB: Đơn giản nhưng kém an toàn vì không che giấu cấu trúc dữ liệu.
- CBC: Bảo mật tốt hơn, yêu cầu vector khởi tạo (IV).
- CTR: Tốc độ cao, có thể xử lý song song.
- GCM: Hỗ trợ mã hóa đồng thời với xác thực (AEAD), rất phổ biến hiện nay.

Chuẩn hóa và ứng dụng

AES được chuẩn hóa trong FIPS PUB 197 và ISO/IEC 18033-3, trở thành thuật toán mã hóa đối xứng tiêu chuẩn trong nhiều hệ thống bảo mật. Thuật toán được hỗ trợ rộng rãi trong các thư viện mật mã như OpenSSL, CryptoAPI, BouncyCastle và tích hợp sẵn trên phần lớn các CPU hiện đại.

Một số hạn chế

Mặc dù có độ an toàn cao, AES vẫn cần được triển khai đúng cách:

- Quản lý và bảo vệ khóa là yếu tố quan trọng để đảm bảo an toàn hệ thống.
- Một số chế độ như CBC và CTR yêu cầu IV/nonce thích hợp để tránh rò rỉ thông tin.
- AES có thể bị tấn công kênh kề (side-channel) nếu phần cứng hoặc phần mềm triển khai không cẩn thận.
- Trong bối cảnh máy tính lượng tử, độ an toàn của AES giảm nhẹ (theo thuật toán Grover), tuy nhiên AES-256 vẫn được xem là đủ mạnh cho tương lai gần.

1.2 Ứng dụng thực tế của AES

AES là một trong những chuẩn mã hóa đối xứng được sử dụng rộng rãi nhất hiện nay nhờ tính bảo mật cao, hiệu năng tốt và khả năng triển khai linh hoạt trên nhiều nền tảng khác nhau. Dưới đây là các ứng dụng tiêu biểu của AES trong thực tế.

1.2.1 Bảo vệ dữ liệu cá nhân và tài khoản

AES được sử dụng trong hầu hết các hệ thống bảo vệ thông tin cá nhân:

- Mã hóa mật khẩu trong các cơ sở dữ liệu.
- Bảo vệ dữ liệu người dùng trong các dịch vụ email, mạng xã hội và ứng dụng web.
- Mã hóa tệp tin cá nhân trong các hệ điều hành như Windows (BitLocker), macOS (FileVault), Android và iOS.
- Bảo vệ dữ liệu nhạy cảm như ảnh cá nhân, danh bạ, tài liệu quan trọng.

Nhờ vào độ an toàn cao, AES giúp giảm nguy cơ rò rỉ dữ liệu và các cuộc tấn công đánh cắp thông tin cá nhân.

1.2.2 Bảo vệ dữ liệu trong lĩnh vực y tế

Trong lĩnh vực y tế, dữ liệu bệnh nhân rất nhạy cảm và phải tuân theo các tiêu chuẩn an toàn nghiêm ngặt. AES được sử dụng để:

- Mã hóa hồ sơ bệnh án điện tử (EHR/EMR).
- Bảo vệ dữ liệu xét nghiệm, lịch sử điều trị, chẩn đoán.
- Bảo mật các thiết bị IoT y tế như máy đo nhịp tim, thiết bị truyền dữ liệu theo dõi bệnh nhân.
- Ngăn chặn truy cập trái phép vào hệ thống bệnh viện.

Nhờ đó, AES giúp đảm bảo tính riêng tư và tuân thủ các tiêu chuẩn như HIPAA.

1.2.3 Bảo vệ dữ liệu trong lĩnh vực tài chính

Ngành tài chính – ngân hàng là nơi AES được ứng dụng nhiều nhất:

- Mã hóa giao dịch ngân hàng trực tuyến.
- Bảo vệ số tài khoản, số thẻ tín dụng và dữ liệu thanh toán.
- Bảo mật ví điện tử, mobile banking và các thiết bị POS.
- Sử dụng trong chuẩn PCI-DSS và các giao thức thanh toán điện tử.

AES giúp đảm bảo an toàn cho các giao dịch tài chính thời gian thực với nguy cơ tấn công rất cao.

1.2.4 Bảo vệ dữ liệu trong thiết bị di động và ứng dụng di động

Hầu hết hệ điều hành di động hiện nay đều tích hợp AES:

- iOS sử dụng AES-256 để mã hóa toàn bộ bộ nhớ.
- Android sử dụng AES trong File-Based Encryption (FBE).

- Ứng dụng OTT như Zalo, Messenger, Viber dùng AES trong quá trình truyền tải dữ liệu.

AES giúp ngăn chặn việc giải mã trái phép khi thiết bị bị mất hoặc bị đánh cắp.

1.2.5 Bảo mật trong các hệ thống đám mây (Cloud Computing)

Dịch vụ đám mây là nơi AES được sử dụng cực kỳ rộng rãi:

- Mã hóa dữ liệu lưu trữ trên AWS, Azure, Google Cloud.
- Mã hóa dữ liệu khi truyền tải giữa các server.
- Bảo vệ dịch vụ lưu trữ như Google Drive, OneDrive.
- Các hệ thống backup/restore cũng sử dụng AES để đảm bảo an toàn dài hạn.

AES giúp tăng cường tính toàn vẹn và bí mật cho dữ liệu trong môi trường phân tán.

1.2.6 Bảo mật trong các Internet of Things (IoT)

Với số lượng thiết bị IoT ngày càng tăng, AES đóng vai trò quan trọng:

- Mã hóa dữ liệu cảm biến (sensor data).
- Bảo vệ giao tiếp của smart home, smart city.
- Bảo mật camera IP, router và thiết bị gia dụng thông minh.
- Mã hóa dữ liệu truyền qua giao thức nhẹ như MQTT.

Nhờ yêu cầu tài nguyên thấp, AES phù hợp với các thiết bị IoT nhỏ.

1.2.7 Bảo mật trong các ứng dụng truyền thông và trò chơi điện tử

() AES còn được dùng trong các hệ thống truyền thông và giải trí:

- Bảo vệ dữ liệu trong game online, tránh gian lận hoặc sửa gói tin.
- Mã hóa nội dung video streaming (Netflix, YouTube).
- DRM (Digital Rights Management) bảo vệ bản quyền phần mềm và đa phương tiện.

- Mã hóa gói tin trong các phần mềm chat, VoIP, video call.

AES giúp đảm bảo chất lượng truyền thông và chống tấn công vào hệ thống.

1.3 Nhiệm vụ đề tài

Đề tài “Advanced Encryption Standard – AES256 và triển khai kiến trúc Pipeline” hướng đến việc nghiên cứu, thiết kế và đánh giá hoạt động của thuật toán mã hóa AES256 trên nền tảng phần cứng số. Các nhiệm vụ chính của đề tài bao gồm:

1.3.1 Nghiên cứu lý thuyết

- Tìm hiểu tổng quan về lịch sử phát triển, cấu trúc và cơ chế hoạt động của AES, đặc biệt là phiên bản AES256.
- Phân tích các thành phần chính của thuật toán gồm: SubBytes, ShiftRows, MixColumns, AddRoundKey và Key Expansion.
- Khảo sát các phương pháp tối ưu hóa thuật toán AES trong phần cứng như là thiết kế Pipeline

1.3.2 Thiết kế và mô phỏng phần cứng AES256

- Xây dựng mô hình phần cứng AES256 sử dụng ngôn ngữ mô tả phần cứng Verilog.
- Thiết kế Pipeline cho từng vòng của thuật toán mã hóa nhằm tăng throughput.
- Thiết kế testbench và mô phỏng hoạt động thuật toán bằng ModelSim để kiểm tra tính đúng đắn của từng khối xử lý.

1.3.3 Tổng hợp và triển khai trên FPGA

- Tổng hợp thiết kế trên nền tảng FPGA thông qua công cụ Quartus II 13.0ps1
- Phân tích tài nguyên sử dụng (LUTs, Registers, DSPs, BRAMs) thông qua báo cáo tổng hợp.
- Đánh giá tốc độ hoạt động, tần số tối đa (Fmax) và mức tiêu thụ năng lượng.

1.3.4 Viết báo cáo và hướng phát triển

- Tổng hợp toàn bộ quá trình nghiên cứu và kết quả thành báo cáo hoàn chỉnh.
- Đề xuất cải tiến cho các hướng phát triển tiếp theo như tối ưu kiến trúc Pipeline, tích hợp AES vào hệ thống SoC.

1.4 Giới hạn của đề tài

Mặc dù đề tài hướng đến việc triển khai và tối ưu hóa thuật toán AES256 trên nền tảng phần cứng số, nhưng phạm vi nghiên cứu vẫn tồn tại một số giới hạn nhất định nhằm phù hợp với thời gian và yêu cầu của môn học. Các giới hạn cụ thể bao gồm:

1.4.1 Giới hạn về chức năng

- Đề tài chỉ tập trung vào quá trình mã hóa (encryption) của AES256; quá trình giải mã (decryption) không được triển khai.
- Các chế độ hoạt động của AES như ECB, CBC, CFB, OFB hoặc GCM không nằm trong phạm vi thực hiện; mô hình chỉ triển khai AES256 ở dạng khối chuẩn.
- Chỉ thiết kế kiến trúc Pipeline cho thuật toán mã hóa AES, không xây dựng hệ thống hoàn chỉnh (ví dụ: tích hợp DMA, giao tiếp ngoại vi hoặc bus hệ thống).

1.4.2 Giới hạn về phần cứng

- Thiết kế được tổng hợp và kiểm tra trên FPGA, nhưng không triển khai thực nghiệm trên bo mạch thật do hạn chế thiết bị.
- Việc đánh giá tiêu thụ năng lượng thực tế của FPGA chỉ dựa trên báo cáo từ phần mềm tổng hợp (Power Analyzer), không đo đạc bằng thiết bị chuyên dụng.
- Thiết kế chưa tối ưu hóa chuyên sâu cho từng dòng FPGA hoặc ASIC.

1.4.3 Giới hạn về mô phỏng và kiểm thử

- Mô phỏng chỉ dừng lại ở testbench cơ bản, kiểm tra các vector đầu vào – đầu ra.

- Không thực hiện kiểm thử nâng cao như kiểm thử ngẫu nhiên (random test), kiểm thử lỗi hoặc phân tích side-channel (timing/power attack).
- Không so sánh hoạt động của mô hình với các chuẩn thương mại như OpenSSL, AES-NI hoặc module cryptography của ARM.

1.4.4 Giới hạn về tối ưu hóa

- Kỹ thuật Pipeline được áp dụng ở mức độ cơ bản; chưa triển khai các cải tiến nâng cao như:
 - Pipeline sâu (deep-pipeline)
 - Kỹ thuật retiming nâng cao
 - Tối ưu hóa song song hóa dữ liệu (parallel processing)
 - Pipeline cho key expansion
- Hiệu năng đạt được chủ yếu phụ thuộc vào cấu trúc Pipeline chuẩn, chưa tối ưu hóa cho mục tiêu cực đại hóa throughput.

1.4.5 Giới hạn về thời gian thực hiện

- Do thời gian thực hiện đồ án có hạn, đồ án tập trung vào đúng trọng tâm chính là tìm hiểu, mô phỏng và tổng hợp AES256 Pipeline.
- Một số phần mở rộng như tích hợp AES vào hệ thống SoC hoặc nghiên cứu AES-GCM chỉ được đề xuất ở phần định hướng phát triển.

1.5 Phân chia công việc nhóm

Bảng 1 Bảng phân công

Thành viên	Công việc chi tiết
Lê Minh Nghĩa	• Thiết kế pipeline kiến trúc • Sbox • Shiftrow • Mixcolumns • Hỗ trợ mô phỏng (sửa code khi có bug) • Làm slide • Thuyết trình chính
Trần Quốc Hưng	• Key Expansion • AddRoundKey • Pre-simulation • Post-simulation • Chạy toàn bộ 100 test case • Tìm kiếm tài liệu • Viết báo cáo

Chương 2


2 KIẾN TRÚC CỦA CHUẨN MÃ HÓA NÂNG CAO (AES256)

AES256 là phiên bản mạnh nhất trong bộ tiêu chuẩn AES với độ dài khóa 256 bit và 14 vòng xử lý. Kiến trúc AES256 dựa trên mô hình Substitution–Permutation Network (SPN), gồm nhiều phép biến đổi tuyến tính và phi tuyến được lặp lại theo từng vòng. Chương này trình bày chi tiết quy trình mã hóa và kiến trúc Pipeline của AES256 dưới góc độ triển khai phần cứng.

2.1 Quy trình mã hóa

AES256 hoạt động trên khối dữ liệu 128 bit và sử dụng khóa 256 bit để tạo ra các khóa vòng thông qua thuật toán Key Expansion. Toàn bộ quá trình mã hóa gồm:

- 1 vòng AddRoundKey ban đầu
- 13 vòng gồm đầy đủ 4 phép biến đổi
- 1 vòng cuối không có MixColumns



Hình 1 Cấu trúc mã hóa tổng quát


2.1.1 AddRoundKey

AddRoundKey là phép biến đổi đơn giản nhưng quan trọng nhất của AES. Ở bước này, khối dữ liệu trạng thái (State) được XOR trực tiếp với khóa vòng tương ứng.

• Chức năng

- Trộn khóa vào dữ liệu.
- Là bước duy nhất đưa yếu tố bí mật của thuật toán vào mỗi vòng mã hóa.
- Tăng độ an toàn bằng việc thay đổi dữ liệu liên tục theo khóa.

• Mô tả



Trong triển khai phần cứng, XOR được thực hiện song song trên 128 bit, giúp đạt tốc độ cao.

2.1.2 SubBytes Transformation

SubBytes là phép biến đổi phi tuyến duy nhất trong AES.

Bảng 2 Bảng S-box AES

X\Y	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0	63	7C	77	7B	F2	6B	6F	C5	30	01	67	2B	FE	D7	AB	76
1	CA	82	C9	7D	FA	59	47	F0	AD	D4	A2	AF	9C	A4	72	C0
2	B7	FD	93	26	36	3F	F7	CC	34	A5	E5	F1	71	D8	31	15
3	04	C7	23	C3	18	96	05	9A	07	12	80	E2	EB	27	B2	75
4	09	83	2C	1A	1B	6E	5A	A0	52	3B	D6	B3	29	E3	2F	84
5	53	D1	00	ED	20	FC	B1	5B	6A	CB	BE	39	4A	4C	58	CF
6	D0	EF	AA	FB	43	4D	33	85	45	F9	02	7F	50	3C	9F	A8
7	51	A3	40	8F	92	9D	38	F5	BC	B6	DA	21	10	FF	F3	D2
8	CD	0C	13	EC	5F	97	44	17	C4	A7	7E	3D	64	5D	19	73
9	60	81	4F	DC	22	2A	90	88	46	EE	B8	14	DE	5E	0B	DB
A	E0	32	3A	0A	49	06	24	5C	C2	D3	AC	62	91	95	E4	79
B	E7	C8	37	6D	8D	D5	4E	A9	6C	56	F4	EA	65	7A	AE	08
C	BA	78	25	2E	1C	A6	B4	C6	E8	DD	74	1F	4B	BD	8B	8A
D	70	3E	B5	66	48	03	F6	0E	61	35	57	B9	86	C1	1D	9E
E	E1	F8	98	11	69	D9	8E	94	9B	1E	87	E9	CE	55	28	DF
F	8C	A1	89	0D	BF	E6	42	68	41	99	2D	0F	B0	54	BB	16

- **Chức năng**

- Thay thế mỗi byte bằng giá trị trong S-box.
- Tạo tính phi tuyến, tăng khả năng chống các cuộc tấn công phân tích như differential hoặc linear cryptanalysis.

- **Mô tả**

Một bảng S-box 16×16 được dùng để ánh xạ 8-bit vào 8-bit.

Các bước tạo S-box dựa trên:

- Nghịch đảo trong trường GF (2^{128}).
- Ánh xạ affine để tăng tính bảo mật.

- **Đặc điểm phần cứng**


- Có thể triển khai bằng ROM 256 byte hoặc logic tổ hợp.

Ví dụ:

Hình 2 Trực quan hóa Phép toán SubBytes

Ma trận trạng thái

19	a0	9a	e9
3d	f4	c6	f8
e3	e2	8d	48
be	2b	2a	08



Kết quả SubBytes

d4	e0	b8	1e
27	bf	b4	41
11	98	5d	52
ae	f1	e5	30

X\Y	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0	63	7C	77	7B	F2	6B	6F	C5	30	01	67	2B	FE	D7	AB	76
1	CA	82	C9	7D	FA	59	47	F0	AD	D4	A2	AF	9C	A4	72	C0
2	B7	FD	93	26	36	3F	F7	CC	34	A5	E5	F1	71	D8	31	15
3	04	C7	23	C3	18	96	05	9A	07	12	80	E2	EB	27	B2	75
4	09	83	2C	1A	1B	6E	5A	A0	52	3B	D6	B3	29	E3	2F	84
5	53	D1	00	ED	20	FC	B1	5B	6A	CB	BE	39	4A	4C	58	CF
6	D0	EF	AA	FB	43	4D	33	85	45	F9	02	7F	50	3C	9F	A8
7	51	A3	40	8F	92	9D	38	F5	BC	B6	DA	21	10	FF	F3	D2
8	CD	0C	13	EC	5F	97	44	17	C4	A7	7E	3D	64	5D	19	73
9	60	81	4F	DC	22	2A	90	88	46	EE	B8	14	DE	5E	0B	DB
A	E0	32	3A	0A	49	06	24	5C	C2	D3	AC	62	91	95	E4	79
B	E7	C8	37	6D	8D	D5	4E	A9	6C	56	F4	EA	65	7A	AE	08
C	BA	78	25	2E	1C	A6	B4	C6	E8	DD	74	1F	4B	BD	8B	8A
D	70	3E	B5	66	48	03	F6	0E	61	35	57	B9	86	C1	1D	9E
E	E1	F8	98	11	69	D9	8E	94	9B	1E	87	E9	CE	55	28	DF
F	8C	A1	89	0D	BF	E6	42	68	41	99	2D	0F	B0	54	BB	16

2.1.3 ShiftRows

ShiftRows là phép biến đổi dịch vòng theo hàng của ma trận trạng thái 4×4 byte.

$$\begin{bmatrix} a_{0,0} & a_{0,1} & a_{0,2} & a_{0,3} \\ a_{1,0} & a_{1,1} & a_{1,2} & a_{1,3} \\ a_{2,0} & a_{2,1} & a_{2,2} & a_{2,3} \\ a_{3,0} & a_{3,1} & a_{3,2} & a_{3,3} \end{bmatrix} \Rightarrow \begin{bmatrix} a_{0,0} & a_{0,1} & a_{0,2} & a_{0,3} \\ a_{1,1} & a_{1,2} & a_{1,3} & a_{1,0} \\ a_{2,2} & a_{2,3} & a_{2,0} & a_{2,1} \\ a_{3,3} & a_{3,0} & a_{3,1} & a_{3,2} \end{bmatrix}$$

Hình 3 Trực quan hóa kỹ thuật ShiftRows


Chức năng

- Tăng mức độ khuếch tán theo chiều ngang.
- Kết hợp với MixColumns để lan truyền thay đổi trên toàn khối dữ liệu.

• **Quy tắc dịch**

- Hàng 0: giữ nguyên
- Hàng 1: dịch trái 1 byte
- Hàng 2: dịch trái 2 byte
- Hàng 3: dịch trái 3 byte

Hình 4 Trực quan hóa Phép toán ShiftRows



• **Đặc điểm phần cứng**

- Chỉ là thao tác định tuyến (wiring). Không tiêu tốn tài nguyên logic. Thực hiện cực nhanh.

2.1.4 MixColumns

MixColumns thực hiện biến đổi tuyến tính trên từng cột của ma trận trạng thái.

Ma trận trạng thái

d4	e0	b8	1e
bf	b4	41	27
5d	52	11	98
30	ae	f1	e5

MixColumns

Kết quả MixColumns

04	e0	48	28
66	cb	f8	06
81	19	d3	26
e5	9a	7a	4c

Biến đổi cột 1

$$\begin{bmatrix} 02 & 03 & 01 & 01 \\ 01 & 02 & 03 & 01 \\ 01 & 01 & 02 & 03 \\ 03 & 01 & 01 & 02 \end{bmatrix} \cdot \begin{bmatrix} d4 \\ bf \\ 5d \\ 30 \end{bmatrix} = \begin{bmatrix} 04 \\ 66 \\ 81 \\ e5 \end{bmatrix}$$

Biến đổi cột 2

$$\begin{bmatrix} 02 & 03 & 01 & 01 \\ 01 & 02 & 03 & 01 \\ 01 & 01 & 02 & 03 \\ 03 & 01 & 01 & 02 \end{bmatrix} \cdot \begin{bmatrix} e0 \\ b4 \\ 52 \\ ae \end{bmatrix} = \begin{bmatrix} e0 \\ cb \\ 19 \\ 9a \end{bmatrix}$$

Biến đổi cột 3

$$\begin{bmatrix} 02 & 03 & 01 & 01 \\ 01 & 02 & 03 & 01 \\ 01 & 01 & 02 & 03 \\ 03 & 01 & 01 & 02 \end{bmatrix} \cdot \begin{bmatrix} b8 \\ 41 \\ 11 \\ f1 \end{bmatrix} = \begin{bmatrix} 48 \\ f8 \\ d3 \\ 7a \end{bmatrix}$$

Biến đổi cột 4

$$\begin{bmatrix} 02 & 03 & 01 & 01 \\ 01 & 02 & 03 & 01 \\ 01 & 01 & 02 & 03 \\ 03 & 01 & 01 & 02 \end{bmatrix} \cdot \begin{bmatrix} 1e \\ 27 \\ 98 \\ e5 \end{bmatrix} = \begin{bmatrix} 28 \\ 06 \\ 26 \\ 4c \end{bmatrix}$$

Hình 5 trực quan hóa kỹ thuật MixColumns

- **Chức năng**

- Tăng độ khuếch tán theo chiều dọc.
- Kết hợp với ShiftRows để đảm bảo mỗi byte đầu vào ảnh hưởng đến toàn bộ khối đầu ra sau vài vòng.

- **Mô tả toán học**

Mỗi cột được nhân với ma trận cố định (Constant Matrix) trong trường $GF(2^8)$. Các giá trị trong ma trận này là hằng số được biểu diễn dưới dạng hệ cơ số 16:

Phép nhân ma trận này đảm bảo mỗi byte đầu ra phụ thuộc vào tất cả 4 byte đầu vào của cột, tạo ra khả năng khuếch tán dữ liệu (diffusion) mạnh mẽ.

- **Đặc điểm phần cứng**

- Phép nhân trong $GF(2^{128})$ cần các phép dịch và XOR.
- Có thể tối ưu bằng cách dùng LUT hoặc cấu trúc logic chuyên dụng.

2.1.5 Key Expansion

Key Expansion là quá trình mở rộng khóa từ khóa gốc 256-bit thành 15 round keys, mỗi round key có kích thước 128-bit, phục vụ cho 15 vòng mã hóa của AES-256.

Kiến trúc thiết kế

Module `aes256_keyschedule` nhận đầu vào:

- Input `[255:0] key` : Khóa gốc 256-bit

Xuất ra 15 round keys: `Key_0` đến `Key_14`, mỗi key 128-bit.

Quy trình mở rộng khóa

Bước 1: Khởi tạo Words

- Chia khóa 256-bit thành 8 words ban đầu (Word[0] đến Word[7])
- Mỗi word có kích thước 32-bit
- Cần sinh thêm 52 words (Word[8] đến Word[59]) để tạo đủ 60 words cho 15 round keys

Bước 2: Sinh Words mới

Với mỗi word thứ i ($i \geq 8$):

Trường hợp 1: $i \bmod 8 = 0$

$$Word[i] = \text{SubWord}(\text{RotWord}(Word[i - 1])) \oplus Rcon[i/8 - 1] \oplus Word[i - 8]$$

- RotWord: Xoay trái 1 byte (shift left circular)
- SubWord: Thay thế từng byte qua S-box
- Rcon: Round constant theo chỉ số vòng

Trường hợp 2: $i \bmod 8 = 4$

$$Word[i] = \text{SubWord}(Word[i - 1]) \oplus Word[i - 8]$$

Trường hợp 3: Các trường hợp còn lại

$$Word[i] = Word[i - 1] \oplus Word[i - 8]$$

Bước 3: Tổ chức Round Keys

- Mỗi Round Key được tạo từ 4 words liên tiếp
- $Key_0 = Word[0], Word[1], Word[2], Word[3]$
- $Key_1 = Word[4], Word[5], Word[6], Word[7]$
- ...

- $\text{Key}_{14} = \text{Word}[56], \text{Word}[57], \text{Word}[58], \text{Word}[59]$


Round Constants (Rcon)

Round constants được sử dụng trong AES-256:

- $\text{Rcon}[0] = 0x01000000$
- $\text{Rcon}[1] = 0x02000000$
- $\text{Rcon}[2] = 0x04000000$
- $\text{Rcon}[3] = 0x08000000$
- $\text{Rcon}[4] = 0x10000000$
- $\text{Rcon}[5] = 0x20000000$
- $\text{Rcon}[6] = 0x40000000$

Các giá trị này được sinh theo quy tắc nhân 2 trong trường Galois $GF(2^8)$.

Thực hiện tổ hợp




Hình 6 Trực quan hóa kỹ thuật Key Expansion

2.2 Kiến trúc Pipeline AES

2.2.1 Mô hình Pipeline tổng quát

Thiết kế AES256 Pipeline tối ưu hiệu suất thường là Pipeline Toàn phần (Full Pipelining).

- Cấu trúc: Kiến trúc Pipeline toàn phần nhân bản toàn bộ 15 vòng xử lý của AES256 (Round 0 đến Round 14) thành 15 giai đoạn logic tuần tự.
- Thanh ghi Pipeline: Các thanh ghi 128 bit (Register) được chèn vào giữa các vòng (Round N và Round $N + 1$) để đồng bộ hóa dữ liệu và lưu trữ dữ liệu cho xung clock kế tiếp. Nhờ các thanh ghi này, ngay khi Round N hoàn thành, Round $N + 1$ có thể bắt đầu xử lý, trong khi Round N chuẩn bị nhận khối dữ liệu mới.
- Round Block: Mỗi khối Round (trừ Round cuối) gồm 4 phép biến đổi: SubBytes $\rightarrow$ ShiftRows $\rightarrow$ MixColumns $\rightarrow$ AddRoundKey. Đây là Critical Path của mạch quyết định tần số hoạt động (F_{max}) của toàn bộ mạch. Tần số hoạt động tối đa mà mạch có thể hoạt động mà không bị fail timing hay nói cách khác là Slack ở tần số này thì nó 0, muốn mạch hoạt động chính xác thì $Slack \geq 0$.



Hình 7 Sơ đồ tổng quát

2.2.2 Quản lý Khóa trong Pipeline (Key Path Management)

Trong thiết kế này, toàn bộ quá trình mã hóa AES-256, bao gồm cả Key Expansion được triển khai dưới dạng mạch tổ hợp hoàn toàn. Tất cả các phép biến đổi của 14 round được thực hiện trong một chu kỳ clock duy nhất. Điều này dẫn đến một mạch có kích thước lớn với độ trễ tổ hợp rất dài (critical path lớn), trở thành yếu tố quyết định đến hiệu năng của hệ thống.

A. Mô tả Key Expansion dạng Tổ hợp:

- Tính toán song song toàn bộ khóa:
 - Từ khóa gốc 256-bit, toàn bộ các word $W[i]$ (từ $W[0]$ đến $W[59]$) được tính

toán trong cùng một chu kỳ

- Sinh toàn bộ round key ngay lập tức:
 - Tất cả 14 round keys ($K_0 \rightarrow K_{14}$) được tạo ra đồng thời
- Đặc điểm critical path:
 - Đường truyền dài nhất sẽ đi qua toàn bộ chuỗi phụ thuộc:
$$W[7] \rightarrow W[8] \rightarrow \dots \rightarrow W[59]$$
$$\Rightarrow$$
 Đây là phần đóng góp lớn vào delay tổng thể của hệ thống

B. Kết nối Key với Datapath

Do toàn bộ hệ thống là tổ hợp:

- Các round key được biểu diễn dưới dạng:
$$\text{RoundKey}[0:14]$$
- Mỗi round trong khối AES:
 - Truy cập trực tiếp round key tương ứng
 - Kết nối thông qua wire thuần túy
- Không tồn tại:
 - Register lưu key
 - FSM điều khiển
 - Đồng bộ giữa key và data

Key và data được tính toán đồng thời trong cùng một mạng tổ hợp

C. Datapath AES Tổ hợp

- Toàn bộ 14 round AES (bao gồm: SubBytes, ShiftRows, MixColumns, AddRoundKey) được nối liên tiếp thành một chuỗi logic tổ hợp
- Dữ liệu đi qua:
 - Plaintext $\rightarrow$ Round 0 $\rightarrow$ Round 1 $\rightarrow \dots \rightarrow$ Round 14 $\rightarrow$ Ciphertext
- Không có:
 - Pipeline stage
 - Register trung gian
 - Lấp theo chu kỳ

2.2.3 Ưu điểm của Pipeline (Tăng cường)

- Tăng Throughput (Thông lượng) Hệ thống: Dữ liệu mới có thể được nạp vào hệ thống mỗi chu kỳ clock (với Full Pipeline). Do đó, tốc độ mã hóa lý thuyết bằng:

$$Throughput = F_{\max} \times \frac{\text{số tầng} \times 128 \text{ bits}}{\text{latency}} = [\text{Giá trị}] \text{ Gbps}$$

Tăng Tần số Hoạt động ($F_{\max}$) bằng cách chia quá trình tính toán của 14 vòng thành 14 giai đoạn, thời gian trễ lớn nhất (critical path) của toàn mạch sẽ được giảm xuống, chủ yếu ở bước key expansion

2.2.4 Thách thức khi triển khai Pipeline (Chi tiết hóa)

- **Tăng Tài nguyên Logic:** Việc nhân bản 14 khối Round Block và chèn các thanh ghi Pipeline làm tăng đáng kể mức sử dụng tài nguyên logic (LUTs và Registers) trên FPGA.
- **Độ trễ (Latency) Ban đầu:** Mặc dù Throughput cao, khối dữ liệu đầu tiên vẫn cần 14 chu kỳ clock để đi qua toàn bộ Pipeline và xuất ra Ciphertext cuối cùng.

Chương 3

3 TỔNG QUAN VỀ PHẦN MỀM MÔ PHỎNG VÀ PHẦN MỀM THIẾT KẾ

Chương này giới thiệu tổng quan về các công cụ phần mềm và ngôn ngữ mô tả phần cứng được sử dụng xuyên suốt quá trình thực hiện đồ án, từ khâu thiết kế logic, mô phỏng chức năng đến tổng hợp và đánh giá hiệu năng trên nền tảng FPGA.

3.1 Tổng quan về phần mềm tổng hợp Quartus II

Vai trò trong Đồ án

- Công cụ Tổng hợp Quartus II được sử dụng để tổng hợp thiết kế AES256 trên các dòng FPGA của Intel, nhằm kiểm tra mức độ sử dụng tài nguyên và hiệu năng của module.
- Tối ưu hóa: Bộ công cụ này cung cấp các tính năng tối ưu hóa chuyên biệt cho kiến trúc logic của chip Intel, giúp nhà thiết kế tinh chỉnh cấu trúc pipeline để đạt F_{max} cao hơn hoặc giảm thiểu tài nguyên sử dụng.
- Phân tích Chi tiết: Quartus II cung cấp báo cáo Utilization và Timing Analysis để xác định chính xác hiệu quả của kiến trúc Pipeline đã triển khai.

3.2 Tổng quan về ngôn ngữ Verilog

Verilog HDL (Hardware Description Language) là một ngôn ngữ mô tả phần cứng tiêu chuẩn được sử dụng rộng rãi trong thiết kế các hệ thống điện tử số (Digital Systems).

Vai trò trong Đồ án

- Mô hình hóa Kiến trúc: Verilog được sử dụng để mô hình hóa toàn bộ kiến trúc AES256 Pipeline, bao gồm 15 giai đoạn xử lý dữ liệu và khối Key Schedule tuần tự.
- Triển khai Logic Tổ hợp: Các phép biến đổi nhanh như AddRoundKey (XOR) và ShiftRows (Wiring) được mô tả bằng logic tổ hợp thuần túy (Combinational Logic).
- Triển khai Logic Tuần tự: Các thanh ghi Pipeline và Bộ điều khiển (Controller) được mô tả bằng logic tuần tự (Sequential Logic), cho phép chúng lưu trữ trạng thái và đồng bộ hóa hoạt động của các khối trong môi trường Pipeline dựa trên tín hiệu clock.
- Tối ưu hóa Phần cứng: Việc sử dụng Verilog cho phép nhà thiết kế kiểm soát chi tiết cách thức mạch logic được ánh xạ lên tài nguyên FPGA, giúp tối ưu hóa thiết kế Pipeline để đạt được tần số hoạt động cao nhất (F_{max}) và thông lượng (Throughput) mong muốn.

Chương 4

4 TRIỂN KHAI THIẾT KẾ PHẦN CỨNG AES256 VỚI KỸ THUẬT PIPELINE

Chương 4 trình bày quá trình mô hình hóa thuật toán AES256 thành mã Verilog và đánh giá kết quả trên nền tảng FPGA. Thiết kế được triển khai theo kiến trúc Full Pipeline 15 giai đoạn (Round 0 đến Round 14) nhằm tối đa hóa thông lượng (throughput)

4.1 Triển khai kiến trúc Pipeline AES

Kiến trúc được triển khai trong module `aes_top.v` là sự kết hợp của 15 khối xử lý vòng (Round Block) độc lập, được nối tiếp bằng các thanh ghi `done_sr`

4.1.1 Add Round Key

Phép biến đổi này được thực hiện bằng cách XOR logic 128 bit giữa đầu ra của giai đoạn trước đó và Khóa Vòng tương ứng.

- **Triển khai Phần cứng:** Khối AddRoundKey được mô tả hoàn toàn bằng **logic tổ hợp** (combinational logic) sử dụng phép toán XOR (^) trên 128 bit, giúp đạt tốc độ xử lý tức thời.
- **Ví dụ Verilog:**

```
assign s0_out = plaintext ^ rkey0;
```

- **Vị trí trong Pipeline:** Đây là bước cuối cùng trong mỗi Round Block trước khi dữ liệu

được ghi vào các thanh ghi Pipeline (`done_sr`) ở chu kỳ tiếp theo.

4.1.2 SubBytes Transformation

Phép biến đổi phi tuyến SubBytes được thực hiện song song trên 16 byte (128 bit) của khối dữ liệu.

Triển khai: Sử dụng 16 module sbox độc lập (logic tổ hợp), mỗi module thực hiện tra cứu 8-bit trên Bảng S-box được cài đặt dưới dạng Lookup Table (LUT). Việc sử dụng LUT đảm bảo tốc độ xử lý nhanh nhất.

4.1.3 ShiftRows

Phép dịch vòng theo hàng được thực hiện để khuếch tán dữ liệu theo chiều ngang.

- **Triển khai:** Đây là thao tác định tuyến (Wiring) và không sử dụng logic tính toán nào (không tiêu tốn LUTs), giúp thực hiện cực kỳ nhanh.
- **Cấu trúc dịch:** Dữ liệu được sắp xếp lại bằng cách gán dây (wire assignment) theo quy tắc dịch 0, 1, 2, 3 byte cho các hàng 0, 1, 2, 3 tương ứng.

4.1.4 MixColumns

Phép biến đổi tuyến tính này được thực hiện trên 4 cột song song. Đây là khối logic phức tạp nhất.

- **Triển khai:** Khối MixColumns được xây dựng hoàn toàn bằng logic tổ hợp. Phép nhân ma trận trong trường $GF(2^8)$ được phân tách thành các phép toán dịch trái, XOR và điều chỉnh theo đa thức rút gọn (8'h1b).

– Sử dụng module Mul_By_2 và Mul_By_3. Cụ thể, Mul_By_3 được triển khai dưới dạng $3x = 2x \oplus x$

- **Critical Path:** Do tính phức tạp của phép nhân, khối MixColumns là thành phần có độ trễ lớn nhất trong mỗi Round Block, do đó nó là yếu tố chính giới hạn tần số hoạt động tối đa (F_{max}) của toàn bộ thiết kế.

4.1.5 Key Expansion

Thiết kế sử dụng một kiến trúc tổ hợp cho Key Expansion.

- **Cấu trúc triển khai:** Toàn bộ 60 từ 32 bit ($W[0]$ đến $W[59]$) được tính toán bằng logic tổ hợp và lưu trữ trong một mảng thanh ghi Word 32-bit
- **Đầu ra Khóa Vòng (Round Keys):**
 - K_2 đến K_{14} : Lấy từ giá trị thanh ghi Word đã được tính toán ở chu kỳ trước.
 - K_0 và K_1 (**Khóa gốc**): Lấy trực tiếp từ đầu vào in (256-bit Key).

4.2 Kết quả tổng hợp của thiết kế

Phần này trình bày các số liệu thực tế thu được từ quá trình tổng hợp (Synthesis) thiết kế AES256 Full Pipeline trên nền tảng FPGA thiết bị mục tiêu Cyclone III EP3C120F780C7. Các kết quả này phản ánh chi phí phần cứng và hiệu suất năng lượng của kiến trúc đã triển khai.

4.2.1 Mức độ sử dụng tài nguyên

Kiến trúc Full Pipeline là thiết kế tối đa hóa thông lượng (throughput) bằng cách nhân bản 15 khối xử lý vòng (Round Block) độc lập, do đó mức độ sử dụng tài nguyên sẽ khá cao

Analysis & Synthesis Resource Usage Summary		
	Resource	Usage
1	Estimated Total logic elements	62,191
2		
3	Total combinational functions	62176
4	▼ Logic element usage by number of LUT inputs	
1	-- 4 input functions	60028
2	-- 3 input functions	1444
3	-- <=2 input functions	704
5		
6	▼ Logic elements by mode	
1	-- normal mode	62176
2	-- arithmetic mode	0
7		
8	▼ Total registers	1935
1	-- Dedicated logic registers	1935
2	-- I/O registers	0
9		
10	I/O pins	516
11	Embedded Multiplier 9-bit elements	0
12	Maximum fan-out node	clk~input
13	Maximum fan-out	1935
14	Total fan-out	252302
15	Average fan-out	3.87

```

+-----+
; Fitter Summary
+-----+
; Fitter Status           ; Successful - Thu May 21 09:23:44 2026
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
; Revision Name           ; aes
; Top-level Entity Name   ; aes_top
; Family                  ; Cyclone III
; Device                  ; EP3C120F780C7
; Timing Models           ; Final
; Total logic elements    ; 62,192 / 119,088 ( 52 % )
;   Total combinational functions ; 62,173 / 119,088 ( 52 % )
;   Dedicated logic registers ; 1,935 / 119,088 ( 2 % )
; Total registers        ; 1935
; Total pins             ; 516 / 532 ( 97 % )
; Total virtual pins     ; 0
; Total memory bits      ; 0 / 3,981,312 ( 0 % )
; Embedded Multiplier 9-bit elements ; 0 / 576 ( 0 % )
; Total PLLs             ; 0 / 4 ( 0 % )
+-----+

```

Phân tích Tài nguyên

- Sử dụng Logic (LUT và FF):
 - Việc tiêu thụ 62,192 LUT chủ yếu đến từ các phép toán phức tạp (như Mix-Columns và SubBytes) được nhân bản 15 lần trong kiến trúc Pipeline trong bước mã hóa, cùng với logic Key Expansion tổ hợp hoàn toàn.
 - Sử dụng 1,935 FF là chi phí cần thiết để triển khai các thanh ghi Pipeline (Register Array) giữa các giai đoạn, đảm bảo đồng bộ hóa luồng dữ liệu và duy trì Throughput là 1 khối/chu kỳ.
- Chân I/O (Input/Output): Sử dụng nhiều chân I/O là hợp lý (516/532) và cần thiết cho thiết kế. Điều này phản ánh yêu cầu truyền tải đồng thời khóa 256-bit (Key), khối dữ liệu 128-bit (Plaintext) và các tín hiệu điều khiển cần thiết cho hoạt động song song của mạch.

4.2.2 Phân tích năng lượng tiêu thụ

Kết quả phân tích năng lượng (Power Analysis) được ước tính bằng công cụ tổng hợp (Powerplay Power Analyzer) cho mô hình Full Pipeline khi hoạt động liên tục ở tần số tối đa.

PowerPlay Power Analyzer Summary	
PowerPlay Power Analyzer Status	Successful - Thu May 21 16:16:04 2026
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	aes
Top-level Entity Name	aes_top
Family	Cyclone III
Device	EP3C120F780C7
Power Models	Final
Total Thermal Power Dissipation	914.26 mW
Core Dynamic Thermal Power Dissipation	683.58 mW
Core Static Thermal Power Dissipation	104.77 mW
I/O Thermal Power Dissipation	125.91 mW
Power Estimation Confidence	Low: user provided insufficient toggle rate data

Hình 9 Kết quả phân tích năng lượng sử dụng

Phân tích Năng lượng Tiêu thụ

- **Đặc trưng Công suất Động (Dynamic Power Characteristics):** Công suất tỏa nhiệt động của lõi (Core Dynamic Thermal Power Dissipation) được ghi nhận ở mức **683.58 mW**. Con số tuyệt đối này là đặc trưng của các kiến trúc tốc độ cao, có tính đường ống (pipeline) dày đặc, nơi các cổng logic chuyển mạch liên tục. Trong bối cảnh của một lõi mã hóa/giải mã AES, công suất động này chủ yếu bị tiêu thụ bởi khối lượng công việc tính toán nặng nề và việc định tuyến tín hiệu (signal routing) bên trong các khối xử lý song song, chẳng hạn như các phép biến đổi SubBytes (S-Box) và MixColumns.
- **Tiêu thụ Công suất I/O (I/O Power Dissipation):** Công suất tỏa nhiệt I/O (I/O Thermal Power Dissipation) ở mức **125.91 mW**. Mức tiêu thụ năng lượng ở cấp độ giao diện này xuất phát từ việc chuyển đổi trạng thái (toggling) ở tần số cao của các chân I/O, một điều kiện cần thiết để liên tục nạp vào và trích xuất các khối dữ liệu bản rõ (plaintext) cũng như bản mã (ciphertext) 128-bit ra vào thiết bị Cyclone III
- **Công suất Tĩnh (Static Power / Leakage):** Công suất tỏa nhiệt tĩnh của lõi (Core Static Thermal Power Dissipation) được đo lường ở mức **104.77 mW**. Mức này đại diện cho công suất rò rỉ cơ bản (baseline leakage power) của vi mạch Cyclone III (cụ thể là thiết bị EP3C120F780C8) khi nó được cấp nguồn và cấu hình. Con số này phản ánh dòng rò của transistor (transistor leakage current) cần thiết để duy trì cấu hình ở trạng thái ổn định (steady-state) của FPGA trước khi có các xung nhịp hoạt động (active clocking) và chuyển đổi logic diễn ra.


4.3 Kết quả Simulation của thiết kế

Mục này trình bày kết quả xác minh chức năng (functional verification) của thiết kế AES256 Pipeline thông qua mô phỏng. Các mô phỏng được thực hiện trên ModelSim/Vivado Simulator, sử dụng Test Vector chuẩn NIST (PlainText: 00...FF, Key: 00...0F cho AES-128) để kiểm tra tính đúng đắn và hiệu suất thời gian của mạch.

4.3.1 Mô phỏng Pre-Simulation

Xác nhận tính đúng đắn của logic trước khi tổng hợp bằng Modelsim.

Testcase : Kiểm tra pipeline khi nạp liên tục 100 plaintext liên tiếp để kiểm tra sau 117 chu kì mạch có thực hiện mã hóa đúng hết không



```

run 30000ns
Cycle: 17 | DONE=1 | Khoi: 1 | Plaintext = 1 | Ciphertext = f047b77c90468bf5f14d0a7d028360e0
Cycle: 18 | DONE=1 | Khoi: 2 | Plaintext = 2 | Ciphertext = 7b9bb4544211fb2a55d3439724869d8c
Cycle: 19 | DONE=1 | Khoi: 3 | Plaintext = 3 | Ciphertext = ec0006ea645ad277f67183f46b6f5c9c
Cycle: 20 | DONE=1 | Khoi: 4 | Plaintext = 4 | Ciphertext = ebd905ed771183ead0efd31db76e71ac
Cycle: 21 | DONE=1 | Khoi: 5 | Plaintext = 5 | Ciphertext = 1561e102b4e9c174dff2d0a65faa59b2
Cycle: 22 | DONE=1 | Khoi: 6 | Plaintext = 6 | Ciphertext = d0267f89d898b40cac3b6b5402634367
Cycle: 23 | DONE=1 | Khoi: 7 | Plaintext = 7 | Ciphertext = 6501b9de545c1d36aald6682364a44f2
Cycle: 24 | DONE=1 | Khoi: 8 | Plaintext = 8 | Ciphertext = c438938dce60479bd277d0481e189d01
Cycle: 25 | DONE=1 | Khoi: 9 | Plaintext = 9 | Ciphertext = 58bb43e5baac31553067716c2d7b5517
Cycle: 26 | DONE=1 | Khoi: 10 | Plaintext = a | Ciphertext = 08e4dc330986dd69b7cbad6a94f9c1b0
Cycle: 27 | DONE=1 | Khoi: 11 | Plaintext = b | Ciphertext = f52cell17a188a302f79f276eaea62cc2
Cycle: 28 | DONE=1 | Khoi: 12 | Plaintext = c | Ciphertext = 5923517f4793d0263431f796efce9a04
Cycle: 29 | DONE=1 | Khoi: 13 | Plaintext = d | Ciphertext = b8ca9b0c568d70b020be21373920817a
Cycle: 30 | DONE=1 | Khoi: 14 | Plaintext = e | Ciphertext = c0cc5b3ba95187abb1227e153e7c062f
Cycle: 31 | DONE=1 | Khoi: 15 | Plaintext = f | Ciphertext = ae33134dd2f3c2c9e0a2e75825a844fc
Cycle: 32 | DONE=1 | Khoi: 16 | Plaintext = 10 | Ciphertext = 061a5c35c3885fe9e9d75ee3c5988755
Cycle: 33 | DONE=1 | Khoi: 17 | Plaintext = 11 | Ciphertext = 319d2b2e96a0e6ff8c4a6bf08b9c4c2d
Cycle: 34 | DONE=1 | Khoi: 18 | Plaintext = 12 | Ciphertext = eb15c9e90fb7d8ffa4cb3988f8b42dba
Cycle: 35 | DONE=1 | Khoi: 19 | Plaintext = 13 | Ciphertext = bdbbb81b45a24db5b0edba996e2c3b0b
Cycle: 36 | DONE=1 | Khoi: 20 | Plaintext = 14 | Ciphertext = dec753735f7edd4324ala44f0daec633
Cycle: 37 | DONE=1 | Khoi: 21 | Plaintext = 15 | Ciphertext = 9b1a4415da4d570b29d4e77055c7e3d7
Cycle: 38 | DONE=1 | Khoi: 22 | Plaintext = 16 | Ciphertext = ddc6e2bcace7bd12e6e5552c1a90b304
Cycle: 39 | DONE=1 | Khoi: 23 | Plaintext = 17 | Ciphertext = 5bbcabf8e6b6ee4cal9346ab6b22233d
Cycle: 40 | DONE=1 | Khoi: 24 | Plaintext = 18 | Ciphertext = 367437e91f5c56d377945d519edc80cf
Cycle: 41 | DONE=1 | Khoi: 25 | Plaintext = 19 | Ciphertext = 0a5768d17acb10baee01739a013f86f8
Cycle: 42 | DONE=1 | Khoi: 26 | Plaintext = 1a | Ciphertext = 606c386183749082e8e199b8277b530b
Cycle: 43 | DONE=1 | Khoi: 27 | Plaintext = 1b | Ciphertext = c4cb49307ae084643f203c689c6b118c
Cycle: 44 | DONE=1 | Khoi: 28 | Plaintext = 1c | Ciphertext = 585ddd6e9c8a4668e3971513e77b4465
Cycle: 45 | DONE=1 | Khoi: 29 | Plaintext = 1d | Ciphertext = 5c61031c1863ca012bd5c73f3c70e05d
Cycle: 46 | DONE=1 | Khoi: 30 | Plaintext = 1e | Ciphertext = 306fd00a75bf34b9c06e9ffff838df7d
Cycle: 47 | DONE=1 | Khoi: 31 | Plaintext = 1f | Ciphertext = f3cda32305be24230b432e10f01db28f
Cycle: 48 | DONE=1 | Khoi: 32 | Plaintext = 20 | Ciphertext = 1084a018b39c455d7f8d1f04a48c7c92

```

Cycle:	49	DONE=1	Khoi:	33	Plaintext =	21	Ciphertext =	ba3d2bd7c9439ddfdcdca69225f6e0e3
Cycle:	50	DONE=1	Khoi:	34	Plaintext =	22	Ciphertext =	ab574f05147cd5feb5f133406f110b1
Cycle:	51	DONE=1	Khoi:	35	Plaintext =	23	Ciphertext =	03d8fc7d66fd6cf2746d454751d51364
Cycle:	52	DONE=1	Khoi:	36	Plaintext =	24	Ciphertext =	0ab047a538238e83bdda0d55b821bcf6
Cycle:	53	DONE=1	Khoi:	37	Plaintext =	25	Ciphertext =	75096ffc796f91faa284528bf4b65085
Cycle:	54	DONE=1	Khoi:	38	Plaintext =	26	Ciphertext =	f11a782ef0e7cacbbdef293030c6b723
Cycle:	55	DONE=1	Khoi:	39	Plaintext =	27	Ciphertext =	d95eccc37890785ab7478a8f44176f7
Cycle:	56	DONE=1	Khoi:	40	Plaintext =	28	Ciphertext =	94acaaalfe967f4f76fed69bab8ee120
Cycle:	57	DONE=1	Khoi:	41	Plaintext =	29	Ciphertext =	caflc8122820a07b527a066232eda0fc
Cycle:	58	DONE=1	Khoi:	42	Plaintext =	2a	Ciphertext =	93a29c16clf17b48ce366987cc46b499
Cycle:	59	DONE=1	Khoi:	43	Plaintext =	2b	Ciphertext =	a0f2d5e94bad3a887bc9dc3102074b32
Cycle:	60	DONE=1	Khoi:	44	Plaintext =	2c	Ciphertext =	cbfa421a4fad6befa7734c12690eecd13
Cycle:	61	DONE=1	Khoi:	45	Plaintext =	2d	Ciphertext =	0c4462976ab53abaea3987e7b59e58cc
Cycle:	62	DONE=1	Khoi:	46	Plaintext =	2e	Ciphertext =	49c0ee3b962838b96ff8f339eeee97f5
Cycle:	63	DONE=1	Khoi:	47	Plaintext =	2f	Ciphertext =	b71b7eea2a447a697a2cdc76f83fb300
Cycle:	64	DONE=1	Khoi:	48	Plaintext =	30	Ciphertext =	54756ba1864e90b36b5582b87435d848
Cycle:	65	DONE=1	Khoi:	49	Plaintext =	31	Ciphertext =	63d7ce983a63afc1584c0902cc759230
Cycle:	66	DONE=1	Khoi:	50	Plaintext =	32	Ciphertext =	81bd83a2535453109c2defdd01836865
Cycle:	67	DONE=1	Khoi:	51	Plaintext =	33	Ciphertext =	06efeb8841d588f86eaa29b09e69da19
Cycle:	68	DONE=1	Khoi:	52	Plaintext =	34	Ciphertext =	6cd81c6d233e4e301afd547e92e68c13
Cycle:	69	DONE=1	Khoi:	53	Plaintext =	35	Ciphertext =	7d1723bd13a79357ed4de27445ac1284
Cycle:	70	DONE=1	Khoi:	54	Plaintext =	36	Ciphertext =	57e55c629e52dbd5028edaa304144ce6
Cycle:	71	DONE=1	Khoi:	55	Plaintext =	37	Ciphertext =	e285613cb74c9bd880ee65e98941bfc8
Cycle:	72	DONE=1	Khoi:	56	Plaintext =	38	Ciphertext =	6b2839b7da50b43f9f5655a31ce931d7
Cycle:	73	DONE=1	Khoi:	57	Plaintext =	39	Ciphertext =	6ffa673b89e27a8eec75fec4896121d1
Cycle:	74	DONE=1	Khoi:	58	Plaintext =	3a	Ciphertext =	cf8f41af760652c518315d0a4fff7f5d
Cycle:	75	DONE=1	Khoi:	59	Plaintext =	3b	Ciphertext =	4ef0690441cf0ea96766cf3432085283
Cycle:	76	DONE=1	Khoi:	60	Plaintext =	3c	Ciphertext =	a6831908ada997810250dbff11434eb0
Cycle:	77	DONE=1	Khoi:	61	Plaintext =	3d	Ciphertext =	194f1f7b26adeb96c1bd1793ba5c6738
Cycle:	78	DONE=1	Khoi:	62	Plaintext =	3e	Ciphertext =	b033007028ef81f301ff9bf933120617
Cycle:	79	DONE=1	Khoi:	63	Plaintext =	3f	Ciphertext =	4be38d939767703370309e783ca45928
Cycle:	80	DONE=1	Khoi:	64	Plaintext =	40	Ciphertext =	c58ae9f6d72c5161358642625c3168cf
Cycle:	81	DONE=1	Khoi:	65	Plaintext =	41	Ciphertext =	4fb34888f377b891cef4113b1861eda5

```

Cycle: 82 | DONE=1 | Khoi: 66 | Plaintext = 42 | Ciphertext = 69d8c160588d19ee0e8ac640dd34acc9
Cycle: 83 | DONE=1 | Khoi: 67 | Plaintext = 43 | Ciphertext = 3ebb6130296a15518e011f90f9ea5cbd
Cycle: 84 | DONE=1 | Khoi: 68 | Plaintext = 44 | Ciphertext = a75e902f124a4ba7e769e0a06f33fc41
Cycle: 85 | DONE=1 | Khoi: 69 | Plaintext = 45 | Ciphertext = f78215c030ccd998bda38eee5990d214
Cycle: 86 | DONE=1 | Khoi: 70 | Plaintext = 46 | Ciphertext = 45efb289c6d575c98898850dbd096cca
Cycle: 87 | DONE=1 | Khoi: 71 | Plaintext = 47 | Ciphertext = 6d0a26ead1ebf37bec3051b90829eelb
Cycle: 88 | DONE=1 | Khoi: 72 | Plaintext = 48 | Ciphertext = 87724741091c7862c10e1e287aae5a2c
Cycle: 89 | DONE=1 | Khoi: 73 | Plaintext = 49 | Ciphertext = 28dd30763526481a1144f5eebaaa1986
Cycle: 90 | DONE=1 | Khoi: 74 | Plaintext = 4a | Ciphertext = b32adae294477cb8c684ead5801aed6e
Cycle: 91 | DONE=1 | Khoi: 75 | Plaintext = 4b | Ciphertext = 14ddfffb3983241a9bad22f11b670be0
Cycle: 92 | DONE=1 | Khoi: 76 | Plaintext = 4c | Ciphertext = fc66bc210445302a53a27a735677fa71
Cycle: 93 | DONE=1 | Khoi: 77 | Plaintext = 4d | Ciphertext = 2d43f92f16a53a44719f5dc37dea3018
Cycle: 94 | DONE=1 | Khoi: 78 | Plaintext = 4e | Ciphertext = f4b30b648b15ad4ca5277d3fa458a468
Cycle: 95 | DONE=1 | Khoi: 79 | Plaintext = 4f | Ciphertext = 665b35dc3d42c1e472ecff4b44fa8501
Cycle: 96 | DONE=1 | Khoi: 80 | Plaintext = 50 | Ciphertext = a8c7321bc0430a372e904361447aead2
Cycle: 97 | DONE=1 | Khoi: 81 | Plaintext = 51 | Ciphertext = b53cd4502ff8f62b1d56a0624897290e
Cycle: 98 | DONE=1 | Khoi: 82 | Plaintext = 52 | Ciphertext = f32528334a148f4548c08f7dd325337c
Cycle: 99 | DONE=1 | Khoi: 83 | Plaintext = 53 | Ciphertext = abc52bd64b6689e9e2b87b5287ca9c53
Cycle: 100 | DONE=1 | Khoi: 84 | Plaintext = 54 | Ciphertext = 5eccb073fe67fd914e08799d4826bd02
Cycle: 101 | DONE=1 | Khoi: 85 | Plaintext = 55 | Ciphertext = 252a9355d7282117dd0ccffcl175e98e1
[INFO] Da nap xong du lieu (i = 100). Cho duong ong xa ket qua...
Cycle: 102 | DONE=1 | Khoi: 86 | Plaintext = 56 | Ciphertext = 64ed5ecd8e8c626e60239c9ecdb4eac8
Cycle: 103 | DONE=1 | Khoi: 87 | Plaintext = 57 | Ciphertext = 2a57c521768c0d97c5a3916734e31f6b
Cycle: 104 | DONE=1 | Khoi: 88 | Plaintext = 58 | Ciphertext = ed8304f09fd7b85b035dc64882d8c058
Cycle: 105 | DONE=1 | Khoi: 89 | Plaintext = 59 | Ciphertext = 3de512c5f375279c86b7ca8d3517462f
Cycle: 106 | DONE=1 | Khoi: 90 | Plaintext = 5a | Ciphertext = 0d9b7833ad0bd890766e75f12b33a482
Cycle: 107 | DONE=1 | Khoi: 91 | Plaintext = 5b | Ciphertext = e1ea9c7fe5706a5a8a3af82923e9440c
Cycle: 108 | DONE=1 | Khoi: 92 | Plaintext = 5c | Ciphertext = 23alla28b0eb1fa280aadd4ab8350c5c
Cycle: 109 | DONE=1 | Khoi: 93 | Plaintext = 5d | Ciphertext = fe4aad19adc098b733a080c21cd50dbb
Cycle: 110 | DONE=1 | Khoi: 94 | Plaintext = 5e | Ciphertext = bda9d2614538a99ede3440f04b2e8e89
Cycle: 111 | DONE=1 | Khoi: 95 | Plaintext = 5f | Ciphertext = 90a7561c4367f2529969d190fb02c21c
Cycle: 112 | DONE=1 | Khoi: 96 | Plaintext = 60 | Ciphertext = 171771a3498639b5d0858b411075fa3f
Cycle: 113 | DONE=1 | Khoi: 97 | Plaintext = 61 | Ciphertext = d6allf6027b82eecl9febb8c541b311
Cycle: 114 | DONE=1 | Khoi: 98 | Plaintext = 62 | Ciphertext = cb35e28eefc06747104f693f4c4b1bbf
Cycle: 115 | DONE=1 | Khoi: 99 | Plaintext = 63 | Ciphertext = 2a54db6a90d53943aab55e484e604102
Cycle: 116 | DONE=1 | Khoi: 100 | Plaintext = 64 | Ciphertext = 1094e0080ed5999fb3da0ee15db752a6

=====
HOAN THANH MO PHONG!
Tong so khoi du lieu da nap: 100
Tong so khoi ket qua thu ve (cnt_out): 100
Tong so chu ky tieu ton: 117
=====

```

4.3.2 Mô phỏng Post-Simulation

Kiểm tra hoạt động của mạch sau khi tính toán trễ (Timing Back-Annotation).

Mục tiêu: Đảm bảo thiết kế vẫn hoạt động chính xác ở việc có thêm delay.

Testcase


```

Cycle: 42 | DONE=1 | Khoi: 26 | Plaintext = 1a | Ciphertext = 606c386183749082e8e199b8277b530b
Cycle: 43 | DONE=1 | Khoi: 27 | Plaintext = 1b | Ciphertext = c4cb49307ae084643f203c689c6b118c
Cycle: 44 | DONE=1 | Khoi: 28 | Plaintext = 1c | Ciphertext = 585ddd6e9c8a4668e3971513e77b4465
Cycle: 45 | DONE=1 | Khoi: 29 | Plaintext = 1d | Ciphertext = 5c61031c1863ca012bd5c73f3c70e05d
Cycle: 46 | DONE=1 | Khoi: 30 | Plaintext = 1e | Ciphertext = 306fd00a75bf34b9c06e9ffff838df7d
Cycle: 47 | DONE=1 | Khoi: 31 | Plaintext = 1f | Ciphertext = f3cda32305be24230b432e10f01db28f
Cycle: 48 | DONE=1 | Khoi: 32 | Plaintext = 20 | Ciphertext = 1084a018b39c455d7f8d1f04a48c7c92
Cycle: 49 | DONE=1 | Khoi: 33 | Plaintext = 21 | Ciphertext = ba3d2bd7c9439ddfdcdcf69225f6e0e3
Cycle: 50 | DONE=1 | Khoi: 34 | Plaintext = 22 | Ciphertext = ab574f05147cd5feb5f133406f110b1
Cycle: 51 | DONE=1 | Khoi: 35 | Plaintext = 23 | Ciphertext = 03d8fc7d66fd6cf2746d454751d51364
Cycle: 52 | DONE=1 | Khoi: 36 | Plaintext = 24 | Ciphertext = 0ab047a538238e83bda0d55b821bcbf6
Cycle: 53 | DONE=1 | Khoi: 37 | Plaintext = 25 | Ciphertext = 75096ffc796f91faa284528bf4b65085
Cycle: 54 | DONE=1 | Khoi: 38 | Plaintext = 26 | Ciphertext = f11a782ef0e7caccbbdef293030c6b723
Cycle: 55 | DONE=1 | Khoi: 39 | Plaintext = 27 | Ciphertext = d95ecccc37890785ab7478a8f44176f7
Cycle: 56 | DONE=1 | Khoi: 40 | Plaintext = 28 | Ciphertext = 94acaaalfe967f4f76fed69bab8eel20
Cycle: 57 | DONE=1 | Khoi: 41 | Plaintext = 29 | Ciphertext = caflc8122820a07b527a066232eda0fc
Cycle: 58 | DONE=1 | Khoi: 42 | Plaintext = 2a | Ciphertext = 93a29c16c1f17b48ce366987cc46b499
Cycle: 59 | DONE=1 | Khoi: 43 | Plaintext = 2b | Ciphertext = a0f2d5e94bad3a887bc9dc3102074b32
Cycle: 60 | DONE=1 | Khoi: 44 | Plaintext = 2c | Ciphertext = cbfa421a4fad6bfa7734c12690eec13
Cycle: 61 | DONE=1 | Khoi: 45 | Plaintext = 2d | Ciphertext = 0c4462976ab53abaea3987e7b59e58cc
Cycle: 62 | DONE=1 | Khoi: 46 | Plaintext = 2e | Ciphertext = 49c0ee3b962838b96ff8f339eeeee97f5
Cycle: 63 | DONE=1 | Khoi: 47 | Plaintext = 2f | Ciphertext = b71b7eea2a447a697a2cdc76f83fb300
Cycle: 64 | DONE=1 | Khoi: 48 | Plaintext = 30 | Ciphertext = 54756bal864e90b36b5582b87435d848
Cycle: 65 | DONE=1 | Khoi: 49 | Plaintext = 31 | Ciphertext = 63d7ce983a63afc1584c0902cc759230
Cycle: 66 | DONE=1 | Khoi: 50 | Plaintext = 32 | Ciphertext = 81bd83a2535453109c2defdd01836865
Cycle: 67 | DONE=1 | Khoi: 51 | Plaintext = 33 | Ciphertext = 06efeb8841d588f86eaa29b09e69da19
Cycle: 68 | DONE=1 | Khoi: 52 | Plaintext = 34 | Ciphertext = 6cd81c6d233e4e301afd547e92e68c13
Cycle: 69 | DONE=1 | Khoi: 53 | Plaintext = 35 | Ciphertext = 7d1723bd13a79357ed4de27445ac1284
Cycle: 70 | DONE=1 | Khoi: 54 | Plaintext = 36 | Ciphertext = 57e55c629e52dbd5028edaa304144ce6
Cycle: 71 | DONE=1 | Khoi: 55 | Plaintext = 37 | Ciphertext = e285613cb74c9bd880ee65e98941bfc8
Cycle: 72 | DONE=1 | Khoi: 56 | Plaintext = 38 | Ciphertext = 6b2839b7da50b43f9f5655a31ce931d7
Cycle: 73 | DONE=1 | Khoi: 57 | Plaintext = 39 | Ciphertext = 6ffa673b89e27a8eeec75fec4896121d1
Cycle: 74 | DONE=1 | Khoi: 58 | Plaintext = 3a | Ciphertext = cf8f41af760652c518315d0a4fff7f5d
Cycle: 75 | DONE=1 | Khoi: 59 | Plaintext = 3b | Ciphertext = 4ef0690441cf0ea96766cf3432085283
Cycle: 76 | DONE=1 | Khoi: 60 | Plaintext = 3c | Ciphertext = a6831908ada997810250dbff11434eb0

```

```

Cycle: 92 | DONE=1 | Khoi: 76 | Plaintext = 4c | Ciphertext = fc66bc210445302a53a27a735677fa71
Cycle: 93 | DONE=1 | Khoi: 77 | Plaintext = 4d | Ciphertext = 2d43f92f16a53a44719f5dc37dea3018
Cycle: 94 | DONE=1 | Khoi: 78 | Plaintext = 4e | Ciphertext = f4b30b648b15ad4ca5277d3fa458a468
Cycle: 95 | DONE=1 | Khoi: 79 | Plaintext = 4f | Ciphertext = 665b35dc3d42c1e472ecff4b44fa8501
Cycle: 96 | DONE=1 | Khoi: 80 | Plaintext = 50 | Ciphertext = a8c7321bc0430a372e904361447aead2
Cycle: 97 | DONE=1 | Khoi: 81 | Plaintext = 51 | Ciphertext = b53cd4502ff8f62b1d56a0624897290e
Cycle: 98 | DONE=1 | Khoi: 82 | Plaintext = 52 | Ciphertext = f32528334a148f4548c08f7dd325337c
Cycle: 99 | DONE=1 | Khoi: 83 | Plaintext = 53 | Ciphertext = abc52bd64b6689e9e2b87b5287ca9c53
Cycle: 100 | DONE=1 | Khoi: 84 | Plaintext = 54 | Ciphertext = 5eccb073fe67fd914e08799d4826bd02
Cycle: 101 | DONE=1 | Khoi: 85 | Plaintext = 55 | Ciphertext = 252a9355d7282117dd0ccffcl175e98e1
[INFO] Da nap xong du lieu (i = 100). Cho duong ong xa ket qua...
Cycle: 102 | DONE=1 | Khoi: 86 | Plaintext = 56 | Ciphertext = 64ed5ecd8e8c626e60239c9ecd4eac8
Cycle: 103 | DONE=1 | Khoi: 87 | Plaintext = 57 | Ciphertext = 2a57c521768c0d97c5a3916734e31f6b
Cycle: 104 | DONE=1 | Khoi: 88 | Plaintext = 58 | Ciphertext = ed8304f09fd7b85b035dc64882d8c058
Cycle: 105 | DONE=1 | Khoi: 89 | Plaintext = 59 | Ciphertext = 3de512c5f375279c86b7ca8d3517462f
Cycle: 106 | DONE=1 | Khoi: 90 | Plaintext = 5a | Ciphertext = 0d9b7833ad0bd890766e75f12b33a482
Cycle: 107 | DONE=1 | Khoi: 91 | Plaintext = 5b | Ciphertext = elea9c7fe5706a5a8a3af82923e9440c
Cycle: 108 | DONE=1 | Khoi: 92 | Plaintext = 5c | Ciphertext = 23alla28b0eblfa280aadd4ab8350c5c
Cycle: 109 | DONE=1 | Khoi: 93 | Plaintext = 5d | Ciphertext = fe4aad19adc098b733a080c21cd50dbb
Cycle: 110 | DONE=1 | Khoi: 94 | Plaintext = 5e | Ciphertext = bda9d2614538a99ede3440f04b2e8e89
Cycle: 111 | DONE=1 | Khoi: 95 | Plaintext = 5f | Ciphertext = 90a7561c4367f2529969d190fb02c21c
Cycle: 112 | DONE=1 | Khoi: 96 | Plaintext = 60 | Ciphertext = 171771a3498639b5d0858b411075fa3f
Cycle: 113 | DONE=1 | Khoi: 97 | Plaintext = 61 | Ciphertext = d6allf6027b82eecl9febb8c541b311
Cycle: 114 | DONE=1 | Khoi: 98 | Plaintext = 62 | Ciphertext = cb35e28eefc06747104f693f4c4blbbf
Cycle: 115 | DONE=1 | Khoi: 99 | Plaintext = 63 | Ciphertext = 2a54db6a90d53943aab55e484e604102
Cycle: 116 | DONE=1 | Khoi: 100 | Plaintext = 64 | Ciphertext = 1094e0080ed9599fb3da0ee15db752a6

```

=====

HOAN THANH MO PHONG!

Tong so khoi du lieu da nap: 100

Tong so khoi ket qua thu ve (cnt_out): 100

Tong so chu ky tieu ton: 117

=====

run: Time (s): cpu = 00:01:03 ; elapsed = 00:03:38 . Memory (MB): peak = 3006.781 ; gain = 0.000

4.3.3 Kiểm tra kết quả mô phỏng với chương trình mã hóa AES python

Testcase

Test 1: plaintext = 00000000000000000000000000000001

```
PS D:\03.HDL\AES> python tool.py
--- THÔNG TIN TESTCASE ---
Plaintext : 00000000000000000000000000000001
Key (256) : 6c656d696e686e6768696176617472616e71756f6368756e6763653231337132
-----
Ciphertext : f047b77c90468bf5f14d0a7d028360e0
```

.....

Test 5: plaintext = 00000000000000000000000000000005

```
--- THÔNG TIN TESTCASE ---
Plaintext : 00000000000000000000000000000005
Key (256) : 6c656d696e686e6768696176617472616e71756f6368756e6763653231337132
-----
Ciphertext : 1561e102b4e9c174dff2d0a65faa59b2
```

.....

Test 100: plaintext = 00000000000000000000000000000064

```
PS D:\03.HDL\AES> python tool.py
--- THÔNG TIN TESTCASE ---
Plaintext : 00000000000000000000000000000064
Key (256) : 6c656d696e686e6768696176617472616e71756f6368756e6763653231337132
-----
Ciphertext : 1094e0080ed9599fb3da0ee15db752a6
```

Bảng 3 Bảng so sánh kết quả mô phỏng và công cụ Online

Plaintext (Hex)	Key (256-bit Hex)	Ciphertext Chuẩn (Hex)	Ciphertext Mô phỏng (Hex)
[Input 1]	[Key 1]	[Output 1]	[Output 1]
128'd1	256'h6c656d696e686e67686 96176617472616e71756f636 8756e6763653231337132	f047b77c90468bf5f14d0a 7d028360e0	f047b77c90468bf5f14d0a7 d028360e0
.....			
128'd5	256'h6c656d696e686e67686 96176617472616e71756f636 8756e6763653231337132	1561e102b4e9c174dff2d0 a65faa59b2	1561e102b4e9c174dff2d0a 65faa59b2
....			
128'd100	256'h6c656d696e686e67686 96176617472616e71756f636 8756e6763653231337132	1094e0080ed9599fb3da0e e15db752a6	1094e0080ed9599fb3da0ee 15db752a6

4.4 Đánh giá thời gian hoạt động tĩnh của mạch

4.4.1 Kiểm tra độ trễ của mạch

- **Tần số Tối đa ($F_{\max}$):** $F_{\max}$ được giới hạn bởi thời gian trễ lớn nhất của một khối tổ hợp xử lý, do khối tổ hợp key expansion.

$$F_{\max} = \frac{1}{T_{\text{critical_path}}} = [\text{Giá trị}] \text{ MHz}$$

Clocks									
	Clock Name	Type	Period	Frequency	Rise	Fall	Duty Cycle	Divide by	Multiply by
1	clk	Base	200.000	5.0 MHz	0.000	100.000			

Table of Contents					Slow 1200mV 85C Model Fmax Summary				
- Slow 1200mV 85C Model - Fmax Summary - Timing Closure Recommendations - Setup Summary - Hold Summary - Recovery Summary - Removal Summary - Minimum Pulse Width Summary - Worst-Case Timing Paths - Datasheet Report - Metastability Report									
						Fmax	Restricted Fmax	Clock Name	Note
					1	67.77 MHz	67.77 MHz	clk	

Hình 10 Fmax của mô hình AES256 được tổng hợp bằng Quartus II

- **Thông lượng (Throughput) được tính theo Fmax trên Quartus II:**

$$Throughput = f_{max} * \frac{(\text{số tầng} * 128 \text{ bits})}{latency} = 8.674 \text{ Gbps}$$

$$Throughput = 67.77 \text{ MHz} \times \frac{(15 \times 128 \text{ bits})}{15} = 8674.56 \text{ Mbps} \approx 8.67 \text{ Gbps}$$

- **Latency:** Latency là số chu kỳ clock cần thiết để khối dữ liệu đầu tiên đi qua toàn bộ 15 tầng Pipeline.

$$Total Latency = 15 \text{ chu kỳ clock}$$

Chương 5

5 TỔNG KẾT VÀ ĐỊNH HƯỚNG PHÁT TRIỂN

5.1 Tổng kết

Đồ án đã thành công trong việc nghiên cứu chuyên sâu thuật toán mã hóa Advanced Encryption Standard (AES), tập trung vào phiên bản khóa AES256, và áp dụng kiến trúc Pipeline trên nền tảng phần cứng số.

Thành quả chính:

- Mô hình hóa thành công các phép biến đổi cốt lõi của AES256 (SubBytes, ShiftRows, MixColumns, AddRoundKey, Key Expansion) bằng ngôn ngữ Verilog HDL.
- Triển khai kiến trúc Full Pipeline 15 giai đoạn để tối đa hóa thông lượng (Throughput) của mạch mã hóa, vượt trội so với kiến trúc lặp (Iterative) truyền thống ở chỗ có thể xử lý 15 PlainText cùng lúc.
- Thiết kế hệ thống Key Expansion theo mô hình tổ hợp kết hợp tuần tự, giảm thiểu mức sử dụng tài nguyên logic trên FPGA, đồng thời đảm bảo việc phân phối khóa song song cho Pipeline.
- Xác minh tính đúng đắn của thiết kế thông qua mô phỏng (ModelSim) và đối chiếu với các vector kiểm thử chuẩn.

5.2 Hạn chế của đề tài

Mặc dù đã đạt được mục tiêu về hiệu năng, đề án vẫn tồn tại một số giới hạn như đã được xác định ngay từ đầu:

- Hạn chế về Chức năng: Đề án chỉ tập trung vào quá trình Mã hóa (Encryption) của AES256. Quá trình giải mã (Decryption) chưa được triển khai do thời gian yêu cầu gấp rút.
- Chưa hiện thực được pipeline cho Keyexpansion
- Trong quá trình mã hóa kết hợp pipeline chỉ có thể dùng 1 Key cố định, không thay đổi nhiều Key khác nhau được
- Hạn chế về Chế độ Hoạt động: Mô hình chỉ triển khai AES256 ở dạng khối chuẩn ECB, không tích hợp các chế độ hoạt động phức tạp như CBC, CFB, hoặc GCM.
- Hạn chế về Tối ưu hóa:
- Chưa triển khai các cải tiến nâng cao như Pipeline sâu (thay vì dùng LUT trong sbox thì sẽ tính sbox bằng logic và dùng 7 stage pipeline trong Sbox).
- Hạn chế về Kiểm thử: Không thực hiện kiểm thử nâng cao như kiểm thử ngẫu nhiên hoặc phân tích kênh kề (Side-Channel Analysis).

5.3 Định hướng phát triển

Dựa trên những hạn chế và tiềm năng của kiến trúc Pipeline đã triển khai, các hướng phát triển trong tương lai có thể bao gồm: Triển khai Chức năng Giải mã (Decryption): Bổ sung quá trình giải mã (Inverse Cipher) để hoàn thiện chức năng của bộ mã hóa/giải mã AES256.

- Tích hợp Chế độ Hoạt động (Modes of Operation): Nâng cấp kiến trúc để hỗ trợ các chế độ mã hóa phổ biến như AES-GCM (Galois/Counter Mode), cung cấp cả Mã hóa và Xác thực Dữ liệu.
- Hiện thực được key expansion ứng với từng chu kì, không dùng mạch tổ hợp hoàn toàn để giảm độ trễ cho toàn bộ hệ thống và tăng Fmax
- Tối ưu hóa Hiệu năng Chuyên sâu: Nghiên cứu áp dụng kỹ thuật Pipeline Sbox 7 stage

thay cho LUT) hoặc Tối ưu hóa song song hóa dữ liệu (parallel processing) để tăng Throughput hơn nữa.

- Triển khai trên ASIC và Tích hợp SoC: Đề xuất nghiên cứu triển khai ở cấp độ ASIC hoặc tích hợp module AES vào một hệ thống trên chip (SoC) hoàn chỉnh, kết nối với bus hệ thống.
- Phân tích Bảo mật Phần cứng: Thực hiện các nghiên cứu và kiểm thử chuyên sâu về khả năng chống lại tấn công kênh kề (Side-Channel Attacks) để đảm bảo tính bảo mật của thiết kế.

TÀI LIỆU THAM KHẢO

- [1] National Institute of Standards and Technology (NIST). *Advanced Encryption Standard (AES)*. Federal Information Processing Standards Publication 197, 2001.
- [2] MIT 6.111 Staff. *Pipelining & Verilog (Lecture 9)*. Course Lecture Notes, 2016.
- [3] Kool, M. *Design and Implementation of a 256-bit AES-GCM encryption device for network traffic using an FPGA-based SmartNIC*. Master's Thesis, Eindhoven University of Technology, 2024.
- [4] Lin, S. H. et al. *Hardware Implementation of High-Throughput S-Box in AES for Information Security*. IEEE Access, Vol. 11, pp. 59050–59058, 2023.
- [5] Gokul, R., Swarnalatha, A. *Pipelined AES-128 Encryption and Decryption Design Using Verilog HDL*. International Journal for Multidisciplinary Research (IJFMR), Vol. 3, Issue 7, pp. 216–220, 2021.
- [6] Mishra, A. *Pipeline Implementation of AES Algorithm for Improved Resource Management and Higher Throughput*. Master's Thesis, Dalhousie University, 2023.