# Introduction

## Introduction Générale

### Contexte

#### Contexte avionique

##### Sûreté de fonctionnement

##### Certification et DO178

###### Niveaux de DAL

###### Exigences sur les applications

Calcul de WCET

###### Exigences sur le processus

#### Contexte industriel

##### Augmentation des besoins en puissance de calcul

##### Réduction du nombre de calculateurs

###### IMA et criticité mixte

###### Partitionnement spatial et temporel

###### Standard ARINC

###### Challenges pour le calcul de WCET

##### Limitation des coûts

###### Calculateurs génériques

###### Certification incrémentale

###### Utilisation de COTS

#### Contexte Technologique

##### Loi de Moore et évolution des performances

##### Vers les processeurs manycore

##### Les processeurs existants

###### Les COTS

Les processeurs principaux

MPPA, SCC, TileGx

Les accélérateurs

Xeon Phi, GPU, …

###### Les customs

TCREST, PRET, CompSOC, ParMerasa

### Motivation

#### L’opportunité offerte par les manycore

#### Les défis liés aux manycore

### Approche et contributions

### Plan du mémoire

# Etat de l’art

## Borner les temps d’exécution

### Technique d’estimations de WCET

#### Analyse statique

#### Méthodes basées mesure

##### Méthodes classiques

##### Méthodes probabilistes

#### Proprietés temporelles

##### Composabilité

##### Compositionalité

### Pénalités d’interférences sur les resources partagées

#### Sur les NoC

##### Les problèmes de contention

##### L’approche calcul réseau

#### Sur le système DRAM

##### Les contraintes de timings DDR-SDRAM

##### Le réordonnancement

##### Les modèles existant

#### Discussion

### Maitrise de l’exécution par conception

#### Approche hardware prédictible

##### Les motivations

##### Les architectures

##### Les NoC

##### Les contrôleurs DDR

##### Discussion

#### Approche logiciel prédictible

##### Les logiciels de contrôle

##### Par modification des applis

##### Discussion

### Synthèse

## Ordonnancement d’applications parallèles

### Modèles de tâches DAG

#### Chetto, Qamieh,

### Applications synchrones

#### Prelude, …

### Les applications sur many-core

#### Wolfgang, Gianopoulou, Carle

### Discussion

# Contributions

## Modèle d’exécution sur Kalray MPPA

### Description détaillée du MPPA

#### Vue globale

#### K1cores

#### Compute clusters

#### IO clusters

#### NoCs

### Modèles des arbitrages d’accès aux ressources partagées

#### SMEM

#### NoC

#### DDR

### Modèle d’exécution

#### Règle 1

#### Règle 2

#### Règle 3

#### Règle 4

### Synthèse

## Framework d’intégration (avec des exemples)

### Vue globale

### Paramètres d’entrée

#### Modèles des applications

#### Budgets des partitions

#### Description de l’architecture

### Processus d’intégration

#### Validation des budgets

#### Allocation des ressources

### Support d’exécution

#### Modèle d’exécution

#### Hyperviseur

### Synthèse

## Implémentation du modèle d’exécution

### Description de l’hyperviseur

#### Hypothèses

##### Configuration matérielle

###### Configuration SMEM

###### Configuration NoC

###### Configuration DDR

##### Synchro globale

#### Satisfaction des règles du model d’exec

##### Règle 1

###### Modes d’exécution des coeurs

###### Configuration MMU

###### Stacks

###### Syscalls

##### Règle 2

###### Structure des tables d’ordonnancement

###### Vérification à priori de la consistance de la configuration

##### Règle 3

###### Structure des buffers

###### Prise en compte de l’espace d’adressage non commun aux différents PNs

##### Règle 4

###### Hypothèses sur les tables de configurations

###### Efficacité pour borner les temps d’accès à la mémoire

### Validation expérimentale de l’isolation temporelle

#### Setup

##### Rosace

###### Description de l’application

###### Choix d’implémentation

##### Moyens d’observation

###### Postprocessing des valeurs en DDR

###### Log via CNoC

###### Analyseur DDR

#### Scenario 1

#### Scenario 2

#### Scenario 3

### Discussion sur les tradeoffs de design

#### Empreinte mémoire vs taille des tables de config

##### Footprint des tables d’ordo

##### Impact des données non contigues

##### Bonnes pratiques

###### Choix des périodes

###### Taille des données

#### Systick vs nombre de buffer par DMA

##### Description du uCode DMA

##### Impact de la taille et du nombre de données

##### Les benchmarks

### Synthèse

## Validation des budgets par ordonnancement des applications

### Modèle d’application

### Choix d’un budget

#### Hypothèses

##### Pas de fetch de code

##### Offset entre PC intra partition figés

#### Définition d’un budget correct

#### Contraintes minimales

##### Contraintes de mémoire

##### Contraintes de capacité de calcul

### Validation du budget

#### Framework de modélisation

##### Intervalles conditionnels

##### Fonctions cumulatives

##### Contraintes usuelles sur les intervalles

#### Formulation du problème

##### Résolution niveau jobs

##### Variables de décisions

##### Contraintes

###### …

#### Réduction de la complexité (annexes ?)

##### Transformation du modèle d’application

##### Activations et deadlines locales aux jobs

### Résultats expérimentaux

#### Objectifs

##### Minimisation du budget

##### Maximisation de la charge absorbée

#### Description du cas d’étude

##### Architecture de l’application

##### Choix d’implémentation

#### Analyse des résultats

### Génération du sequenceur distribué

#### TODO

### Synthèse

## Allocation des ressources

### Définition du problème

### Conditions d’ordonnancabilité pour les systèmes strictement périodiques

### Formulation du problème

#### Variables de décision

#### Contraintes

##### …

### Résultats expérimentaux

### Discussion sur la flexibilité de l’approche

### Synthèse

# Conclusion

## Conclusion générale

### Résumé des contributions

### Perspectives

# Résumé étendu

# Annexes

## Liste des publications

## Overview des manycores existants

### Tilera

### Intel SCC

### Intel Xeon Phi

### Kalray MPPA

### Compatibilité avec le contexte

#### Garanties temporelles

#### Disponibilité des informations

#### Consommation énergétique