문제1

아래 회로를 보고 문제를 풀어라



1) 최대 지연을 구하라.

① 모든 입력은 보수와 비보수 모두 가능하다고 가정한다.

② 비보수의 입력만 가능하고 각 입력을 보수화하기 위해서는 게이트를 추가하여야 한다.

2) 입력 C부터 출력까지의 최대 지연을 구하라. 단, 모든 입력은 보수와 비보수 모두 가능하다고 가정한다.

<풀이>

주어진 식은

$$G_1 = (A' + B)'$$
$$G_2 = (CD')'$$
$$G_3 = (G_1 + E')'$$
$$G_4 = (G_2 + B')'$$
$$G_5 = (G_3 G_4)'$$
$$G_6 = (C + F')'$$
$$G_7 = (G_5 + G_6')'$$
$$Y = (G_7 G_2)'$$ 이다.

각 게이트 지연은 1이므로, 각 출력의 도달 시간을 차례대로 계산하면 된다.

모든 입력의 보수와 비보수 모두 직접 사용 가능할 때

즉 A′, B′, D′, E′, F′ 가 바로 입력으로 주어진다고 본다

첫 단계

$$t(G_1) = 1$$

$$t(G_2) = 1$$

$$t(G_6) = 1$$

두 번째 단계

$$t(G_3) = \max(t(G_1), 0) + 1 = \max(1, 0) + 1 = 2$$

$$t(G_4) = \max(t(G_2), 0) + 1 = \max(1, 0) + 1 = 2$$

세 번째 단계

$$t(G_5) = \max(t(G_3), t(G_4)) + 1 = \max(2, 2) + 1 = 3$$

여기서 G7G_7G7 의 한 입력은 G6′G_6′G6′ 이다.
보수 입력도 직접 가능하다고 했으므로 G6′G_6′G6′ 는 별도 지연 없이 바로 사용 가능하다고 본다.
따라서

$$t(G_7) = \max(t(G_5), 0) + 1 = \max(3, 0) + 1 = 4$$

마지막 단계

$$t(Y) = \max(t(G_7), t(G_2)) + 1 = \max(4, 1) + 1 = 5$$

따라서 최대 지연은

$$\boxed{5}$$

비보수 입력만 가능하고, 필요한 보수는 NOT 게이트를 추가해야 할 때

이 경우 추가로 NOT 게이트가 필요한 것은

A′, B′, D′, E′, F′ 이다.
각각 지연 1이 추가된다.

보수 입력 생성

$$t(A') = 1, \quad t(B') = 1, \quad t(D') = 1, \quad t(E') = 1, \quad t(F') = 1$$

첫 단계 게이트

$$t(G_1) = \max(t(A'), 0) + 1 = \max(1, 0) + 1 = 2$$

$$t(G_2) = \max(0, t(D')) + 1 = \max(0, 1) + 1 = 2$$

$$t(G_6) = \max(0, t(F')) + 1 = \max(0, 1) + 1 = 2$$

두 번째 단계

$$t(G_3) = \max(t(G_1), t(E')) + 1 = \max(2, 1) + 1 = 3$$

$$t(G_4) = \max(t(G_2), t(B')) + 1 = \max(2, 1) + 1 = 3$$

세 번째 단계

$$t(G_5) = \max(t(G_3), t(G_4)) + 1 = \max(3, 3) + 1 = 4$$

이제 $G_7 = (G_5 + G_6')'$ 에서 G_6' 가 필요하다.
G_6 출력에 대해 다시 NOT 게이트를 하나 더 두어야 하므로

$$t(G_6') = t(G_6) + 1 = 2 + 1 = 3$$

따라서

$$t(G_7) = \max(t(G_5), t(G_6')) + 1 = \max(4, 3) + 1 = 5$$

마지막으로

$$t(Y) = \max(t(G_7), t(G_2)) + 1 = \max(5, 2) + 1 = 6$$

따라서 최대 지연은

$$\boxed{6}$$

입력 C 에서 출력 Y 까지의 경로는
C → G2 → G4 → G5 → G7 → Y 와
C → G6 → G7 → Y 가 있으며, 더 긴 경로는 전자이므로 5 이다.

1. 보수/비보수 모두 직접 사용 가능:

$$\boxed{5}$$

2. 비보수만 직접 사용 가능:

$$\boxed{6}$$

3. 입력 C 로부터 출력까지의 최대 지연:

$$\boxed{5}$$

문제 2

n비트 이진수 $x_{n-1}, x_{n-2}, \cdots, x_1, x_0$ 가 주어졌을 때,
오른쪽(LSB)부터 처음으로 나타나는 1만 남기고 나머지는 모두 0으로 만드는 회로를 설계하고자 한다.

즉 출력 $y_{n-1}, y_{n-2}, \cdots, y_1, y_0$ 는
입력 비트들 중 **가장 낮은 자리의 1만 검출**하여 그 위치만 1이 되고, 나머지는 0이 된다.

예를 들면

- x=10110000 → y=00010000
- x=01011010 → y=00000010
- x=00000000 → y=00000000

회로는 n개의 동일한 모듈로 구성되며, 각 모듈은 입력 비트 x_i와 이전 단계에서 들어오는 전달 신호 p_i 를 받아 출력 비트 y_i 와 다음 단계 전달 신호 p_{i+1} 를 만든다.
가장 오른쪽 첫 번째 모듈에는 $p_0=1$ 이 입력된다.

전달 신호 p_i 의 의미는
"현재 비트보다 오른쪽에 있는 모든 비트가 0이었다" 이다.

다음을 구하여라.

(a) NAND 게이트를 사용하여 각 모듈의 블록도를 보이고, 특히 오른쪽 첫 번째 모듈을

설계하여라.

(b) n비트에 대한 지연을 구하여라.

(c) 한 번에 2비트를 설계하여 속도를 향상시켜라. NAND 게이트 회로를 보이고 총 지연도 계산하라.

<해설>

(a)

전달 신호 p_i 가 1이라는 것은
"오른쪽에 1이 아직 나오지 않았고, 지금 비트가 첫 1이 될 수 있다"는 뜻이다.

따라서 출력 비트는

$$y_i = x_i p_i$$

이고, 다음 단계 전달 신호는
현재 비트도 0이어야 계속 전달되므로

$$p_{i+1} = x_i' p_i$$

이다.

즉 일반 i번째 모듈은

$$\boxed{y_i = x_i p_i}$$

$$\boxed{p_{i+1} = x_i' p_i}$$

를 계산한다.

먼저

$$u_i = x_i' = x_i \text{ NAND } x_i$$

를 만든다.

그 다음

$$m_1 = x_i \text{ NAND } p_i = (x_i p_i)'$$

$$m_2 = u_i \text{ NAND } p_i = (x_i' p_i)'$$

그러면

$$y_i = m_1 \text{ NAND } m_1$$

$$p_{i+1} = m_2 \text{ NAND } m_2$$

이다.



(b)

1. 첫 번째 모듈

첫 번째 모듈에서는

$$y_0 = x_0$$

이므로 지연은 0이다.

또

$$p_1 = x_0'$$

는 NAND 1개만 거치면 되므로

$$t(p_1) = 1$$

이다.

---

2. 일반 모듈의 전달 신호 지연

$$p_{i+1} = x_i' p_i$$

를 NAND로 구현하면

- x_i' 생성: 1
- $m_2 = (x_i' p_i)'$: 1
- $p_{i+1} = m_2 \text{ NAND } m_2$: 1

하지만 x_i' 는 각 비트에서 병렬로 미리 만들어질 수 있으므로,
전달 신호 $p_i \to p_{i+1}$ 경로만 보면 **2단위 지연**이다.

즉 모듈 하나를 지날 때마다 전달 신호는 2씩 늦어진다.

3. 일반 모듈의 출력 지연

출력은

$$y_i = x_i p_i$$

이므로, p_i 에서 y_i 까지는

- $m_1 = (x_i p_i)'$: 1
- $y_i = m_1 \text{ NAND } m_1$: 1

총 2단위 지연이다.

---

4. 전체 최대 지연

가장 긴 경로는 첫 번째 모듈에서 생성된 전달 신호가
계속 왼쪽으로 전파되어 마지막 출력 y_{n-1} 를 만드는 경우이다.

- 첫 번째 모듈에서 p_1 생성: 1
- 중간 $n-2$개 모듈에서 전달 신호 전파: $2(n-2)$
- 마지막 모듈에서 출력 생성: 2

따라서 전체 최대 지연은

$$1 + 2(n-2) + 2 = 2n - 1$$

즉,

$$\boxed{2n-1}$$

(c)

이제 두 비트를 한 블록으로 묶자.
두 비트 x_{2k}, x_{2k+1} 를 한 번에 처리하면 된다.

---

1. 2비트 블록의 식

첫 번째 비트:

$$y_{2k} = x_{2k} p_{2k}$$

$$p_{2k+1} = x'_{2k} p_{2k}$$

두 번째 비트:

$$y_{2k+1} = x_{2k+1} p_{2k+1}$$

$$p_{2k+2} = x'_{2k+1} p_{2k+1}$$

여기에 $p_{2k+1} = x'_{2k} p_{2k}$ 를 대입하면

$$p_{2k+2} = x'_{2k+1} x'_{2k} p_{2k}$$

따라서 2비트 블록의 전달 신호는

$$\boxed{p_{2k+2} = x'_{2k+1} x'_{2k} p_{2k}}$$

이다.

즉 두 비트가 모두 0일 때만 전달 신호가 다음 블록으로 넘어간다.

2. 2비트 블록의 출력식

$$y_{2k} = x_{2k} p_{2k}$$

$$y_{2k+1} = x_{2k+1} x'_{2k} p_{2k}$$

즉 아래 비트가 0이고, 위 비트가 1일 때만 두 번째 출력이 1이 된다.

---

3. 첫 번째 2비트 블록

첫 블록에서는 $p_0 = 1$ 이므로

$$y_0 = x_0$$

$$p_1 = x'_0$$

$$y_1 = x_1 x'_0$$

$$p_2 = x'_1 x'_0$$

즉 첫 번째 2비트 블록은

$$\boxed{y_0 = x_0, \quad y_1 = x_1 x'_0, \quad p_2 = x'_1 x'_0}$$

가 된다.

4. 지연 계산

첫 번째 2비트 블록에서

$$p_2 = x_1' x_0'$$

를 얻는 데는 약 3단위 지연이 필요하다.

그 이후 각 2비트 블록을 통과할 때마다 전달 신호는 2단위씩 증가한다.
마지막 블록의 출력 생성에는 2단위가 걸린다.

따라서 n 이 짝수일 때 전체 최대 지연은

$$3 + 2\left(\frac{n}{2} - 2\right) + 2$$

정리하면

$$n + 1$$

이 된다.

즉,

$$\boxed{n + 1}$$

이다.



문제 3

Active high 출력 디코더를 사용하는 다음 회로를 살펴보고 입력 a, b, c로서 X와 Y에 대한 진리표를 그려라.



<풀이>

active-high 디코더이므로 입력 조합에 해당하는 출력선 하나만 1이 된다.

- abc = 000 ⇒ D0=1
- 001 ⇒ D1 = 1
- 010 ⇒ D2 = 1
- 011 ⇒ D3 = 1
- 100 ⇒ D4 = 1
- 101 ⇒ D5 = 1
- 110 ⇒ D6 = 1
- 111 ⇒ D7 = 1

이제 X, Y 를 구하면:

a	b	c	활성 출력	X	Y
0	0	0	(D0)	0	1
0	0	1	(D1)	1	0
0	1	0	(D2)	1	0
0	1	1	(D3)	0	1
1	0	0	(D4)	0	0
1	0	1	(D5)	0	0
1	1	0	(D6)	1	1
1	1	1	(D7)	0	1

따라서 최종 진리표는

a	b	c	X	Y
0	0	0	0	1
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	0	0
1	0	1	0	0
1	1	0	1	1
1	1	1	0	1

문제 4

2갈래 멀티플렉서를 사용하여 다음 함수를 구현하라.

$$f(x,y,z)=\Sigma m(0,2,5,6,7)$$

<풀이>

먼저, 진리표를 작성하면, minterm 0, 2, 5, 6, 7 에서만 1이다.

x	**y**	**z**	**m**	**f**
0	0	0	0	1
0	0	1	1	0
0	1	0	2	1
0	1	1	3	0
1	0	0	4	0
1	0	1	5	1
1	1	0	6	1
1	1	1	7	1

S=x 라 두자.

그러면

- x=0 일 때 f = I0
- x=1 일 때 f= I1

x = 0 인 경우만 보면,

y	**z**	**f**
0	0	1
0	1	0

1	0	1
1	1	0

여기서 z = 0 일 때만 1이므로

I0 = z'

x = 1인 경우만 보면,

y	z	f
0	0	0
0	1	1
1	0	1
1	1	1

이건 yz = 00만 0이고, 나머지는 1이므로

I1 = y + z

2:1 MUX의 출력식은

f = x'I0 + xI1 이므로,

f = x'z' + x(y+z). 따라서 다음 회로 그림과 같다.