

面向边缘计算的 4x4 脉动阵列阶段汇报

WS / IS / OS 对比与改进型 DiP 进展

统一口径：4x4 / 统一位宽 / 统一向量 / 统一脚本

WS

IS

OS

改进型 DiP

本次汇报暂不展开功能覆盖率

在统一 4x4 平台上比较 WS / IS / OS 三种传统数据流，并以改进型 DiP 为核心，围绕边缘计算关注的面积、功耗、时序与实现代价建立证据链。

WS

权重尽量驻留在 PE
输入流动，部分和传播
作为传统基线 1

IS

输入尽量驻留在 PE
权重流动，部分和传播
作为传统基线 2

OS

输出 / 部分和驻留在 PE
本地累加后统一读出
作为传统基线 3

改进型 DiP

对角输入传播
配合旋转权重布局
论文重点优化对象

统一接口 / 统一 test vectors / 统一 Makefile / 统一 ASIC handoff 目录

统一前端平台

四套 4x4 标准 wrapper 已整理，README 与教学文档已连通。

统一回归与脚本

公共 Makefile、txt 向量、批量回归与日志汇总已稳定可用。

中文材料与论文准备

新手导读、数据流评审、教学图解、论文大纲已补齐。

阶段性状态

- make regress 已通过，四套数据流前端验证链路打通
- 商业流程目录已统一为 VCS -> DC -> FM -> ICC2 -> Calibre
- 后端实跑待另一台具备工艺库的服务器
- 本次 PPT 有意不展开功能覆盖率部分

现阶段已经具备：公平前端比较 + DiP 持续优化 + 后端承接脚本

1. stage1_mac_en

把“这一拍是否真的需要 MAC”前移到 stage1 并寄存，减少无效乘加路径翻转。

2. invalid 周期保持

input_row_valid=0 时不再重写 stream_input_row_data，隔离空拍总线切换。

3. 输出寄存稳定

只有真正捕获到底部结果行时才更新 output_row_data_reg，避免输出总线空拍抖动。

优化目标：在不破坏 DiP 数据流语义的前提下，降低无效翻转、控制开销和输出抖动，更贴近边缘低功耗场景。

功能正确性

1072 / 1072 PASS

统一 regress 总通过

268 / 268 PASS

DiP .txt 向量全通过

avg_skip_pct

52.41%

active MAC

8162 / 17152

LUT / FF / DSP

1286 / 1920 / 16

Power

0.100 W / 0.030 W

Setup Slack

+1.546 ns

规模

统一 4x4

注：当前时序为综合态结果；真正的 hold / post-route 结论留待下一阶段后端。

下一步任务

- 在目标服务器补齐工艺库路径与 libs.env
- 依次跑 DC -> FM -> 后仿 -> ICC2 -> Calibre
- 汇总 WS / IS / OS / 改进型 DiP 的面积、功耗、时序对比
- 开始写论文第 4、5 章初稿

希望组会帮助确认

- 第一轮后端优先使用哪套工艺库最稳妥
- 后端对比优先强调面积 / 动态功耗 / WNS 的哪几项
- 是否需要补 1 到 2 张更直观的对比图表用于论文
- 组会后是否先集中把改进型 DiP 的证据链拉通

本周目标：先把改进型 DiP 的后端证据链拉通，再回到跨数据流公平比较。