




HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG



BÀI GIẢNG MÔN

KỸ THUẬT VI XỬ LÝ

CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ
VÀ THIẾT BỊ VÀO RA

Giảng viên:

TS. PHẠM HOÀNG DUY

Điện thoại/E-mail:

phamhduy@gmail.com

Bộ môn:

An toàn thông tin - Khoa CNTT1


NỘI DUNG

- 1. Các tín hiệu của CPU**
- 2. Các tín hiệu của các mạch phụ trợ**
- 3. Phối ghép CPU với bộ nhớ**
- 4. Phối ghép CPU với thiết bị vào ra**
- 5. Giới thiệu một số mạch hỗ trợ vào ra**

4.1. Các tín hiệu của 8088

❖ VXL 8088 có 40 chân tín hiệu, gồm các nhóm:

- Nhóm tín hiệu địa chỉ:
 - AD_0-AD_7 : 8 chân dồn kênh cho phần thấp bus A và bus D;
 - A_8-A_{15} : 8 chân tín hiệu phân cao bus A
 - $A_{16}/S_3-A_{19}/S_6$: 4 chân dồn kênh cho phần cao bus A và bus C;
- Nhóm tín hiệu dữ liệu
 - AD_0-AD_7 : 8 chân dồn kênh cho phần thấp bus A và bus D;
 - Khi chân chốt $ALE=0 \rightarrow$ tín hiệu dữ liệu, $ALE=1 \rightarrow$ tín hiệu địa chỉ.



4.1. Các tín hiệu của 8088

- ❖ ■ Nhóm tín hiệu điều khiển hệ thống:
 - IO/M : tín hiệu CPU chọn làm việc với thiết bị vào ra hay bộ nhớ.
 $\text{IO/M} = 1 \rightarrow$ CPU chọn làm việc với thiết bị vào ra; $\text{IO/M} = 0 \rightarrow$ CPU chọn làm việc với bộ nhớ. Địa chỉ tương ứng của bộ phận được lựa chọn xuất hiện trên bus địa chỉ.
 - DT/R : Tín hiệu xác định chiều vận chuyển dữ liệu trên bus dữ liệu.
 $\text{DT/R} = 1 \rightarrow$ dữ liệu đi ra từ CPU; $\text{DT/R} = 0 \rightarrow$ dữ liệu đi đến CPU.
 - $\overline{\text{RD}}$: Xung cho phép đọc (đảo). Khi $\overline{\text{RD}} = 0$ bus dữ liệu sẵn sàng nhận dữ liệu từ bộ nhớ hoặc thiết bị ngoại vi.
 - $\overline{\text{WR}}$: Tín hiệu cho phép ghi. Khi $\overline{\text{WR}} = 0$, dữ liệu đã ổn định trên bus dữ liệu và được ghi vào bộ nhớ hoặc thiết bị vào ra khi $\overline{\text{WR}} = 1$.
 - $\overline{\text{DEN}}$: Tín hiệu báo cho mạch ngoài biết dữ liệu đã ổn định trên bus dữ liệu.

4.1. Các tín hiệu của 8088

- ❖ ■ Nhóm tín hiệu điều khiển hệ thống:
 - $\overline{SS0}$: Tín hiệu trạng thái được sử dụng kết hợp với IO/\overline{M} và DT/\overline{R} để giải mã các chu kỳ hoạt động của bus.
 - READY: Tín hiệu báo cho CPU biết tình trạng sẵn sàng của thiết bị ngoại vi hay bộ nhớ. Khi $READY = 1$, CPU có thể thực hiện đọc ghi ngay mà không cần chèn thêm các chu kỳ đợi; Khi thiết bị ngoại vi hay bộ nhớ chưa sẵn sàng, chúng gửi $READY=0$ báo cho CPU kéo dài lệnh đọc ghi bằng cách thêm các chu kỳ đợi.
- Nhóm tín hiệu điều khiển bus:
 - HOLD: Tín hiệu yêu cầu treo CPU để mạch ngoài thực hiện trao đổi dữ liệu với bộ nhớ theo phương pháp truy nhập trực tiếp bộ nhớ. Khi $HOLD=1$, CPU sẽ tự treo bằng cách tách ra khỏi bus A, D và một phần bus C để mạch DMAC điều khiển quá trình trao đổi dữ liệu trực tiếp giữ bộ nhớ và thiết bị vào ra.

4.1. Các tín hiệu của 8088

- Nhóm tín hiệu điều khiển bus:
 - HLDA: Tín hiệu báo cho mạch ngoài biết yêu cầu treo CPU đã được chấp nhận. CPU treo bằng cách tách ra khỏi bus A, D và một số tín hiệu của bus C.
 - INTA: Tín hiệu báo cho mạch ngoài biết yêu cầu ngắt INTR được chấp nhận. CPU đưa ra INTA=0 để báo cho mạch ngoài biết nó đang chờ mạch ngoài đưa số hiệu ngắt lên bus dữ liệu.
 - ALE: Xung chốt địa chỉ → xác định tín hiệu trên các chân dòn kênh AD là tín hiệu địa chỉ hay dữ liệu. Khi ALE=1 thì tín hiệu trên các chân dòn kênh AD là tín hiệu địa chỉ.

4.1. Các tín hiệu của 8088

■ Nhóm tín hiệu điều khiển CPU:

- NMI: Tín hiệu yêu cầu ngắt không che được – không bị hạn chế bởi cờ ngắt IF. Khi nhận được yêu cầu ngắt NMI, CPU hoàn tất lệnh đang thực hiện và chuyển sang chu kỳ phục vụ ngắt.
- INTR: Tín hiệu yêu cầu ngắt che được – bị hạn chế bởi cờ ngắt IF. Yêu cầu ngắt INTR sẽ bị từ chối khi cờ ngắt IF=0. Khi nhận được yêu cầu ngắt INTR và cờ ngắt IF=1, CPU hoàn tất lệnh đang thực hiện và chuyển sang chu kỳ phục vụ ngắt và gửi ra tín hiệu chấp nhận ngắt INTA=0.
- RESET: tín hiệu khởi động lại 8086/8088. Khi RESET = 1 kéo dài ít nhất trong thời gian 4 chu kỳ đồng hồ thì 8086/8088 bị buộc phải khởi động lại: nó xoá các thanh ghi DS, ES, SS, IP và FR về 0 và bắt đầu thực hiện chương trình tại địa chỉ CS:IP=FFFF:0000H.

4.1. Các tín hiệu của 8088

❖ ■ Nhóm tín hiệu điều khiển CPU:

- MN/ \overline{MX} : chân tín hiệu xác định chế độ làm việc của CPU ở chế độ MIN hay MAX. Trong chế độ MIN (MN/\overline{MX} nối vào nguồn 5V), CPU tự sinh các tín hiệu điều khiển bus; còn trong chế độ MAX (MN/\overline{MX} nối đất), CPU chuyển các tín hiệu trạng thái cho mạch ngoài tạo các tín hiệu điều khiển bus.
- \overline{TEST} : Tín hiệu \overline{TEST} được kiểm tra bởi lệnh WAIT. Khi CPU thực hiện lệnh WAIT trong khi $\overline{TEST} = 1$, nó sẽ đợi đến khi $\overline{TEST} = 0$ mới thực hiện lệnh tiếp theo.

4.1. Các tín hiệu của 8088

- Nhóm tín hiệu đồng hồ và nguồn:
 - CLK: Xung nhịp đồng hồ cung cấp nhịp làm việc cho CPU.
 - Vcc: chân cung cấp nguồn nuôi 5V.
 - GND: Chân nối đất.
 - GND: Chân nối đất.
- Nhóm các tín hiệu trạng thái:
 - S3, S4: phối hợp cho biết trạng thái truy nhập các thanh ghi đoạn
 - 00: CPU truy nhập đoạn dữ liệu phụ ES
 - 01: CPU truy nhập đoạn ngắn xếp SS
 - 10: CPU truy nhập đoạn mã hoặc không đoạn nào
 - 11: CPU truy nhập đoạn dữ liệu
 - S5: S5 phản ánh giá trị cờ IF
 - S6: S6 luôn bằng 0

4.1. Các tín hiệu của 8088 – Chu kỳ bus

IO/M	DT/R	SS0	
0	0	0	Đọc mã lệnh
0	0	1	Đọc bộ nhớ
0	1	0	Ghi bộ nhớ
0	1	1	Buýt rỗi
1	0	0	Chấp nhận yêu cầu ngắt
1	0	1	Đọc thiết bị ngoại vi
1	1	0	Ghi thiết bị ngoại vi
1	1	1	Dừng

4.1. Các tín hiệu của 8088 – Chế độ Min/Max

- ❖ VXL có thể làm việc ở 2 chế độ: Min và Max
- ❖ Chế độ Min
 - Chân MN/MX nối nguồn 5v
 - CPU tự sinh các tín hiệu điều khiển bộ nhớ và các thiết bị ngoại vi truyền thống
 - Các tín hiệu: IO/M, WR, INTA, ALE, HOLD, HLDA, DT/R, DEN
- ❖ Chế độ Max
 - Chân MN/MX nối đất
 - CPU gửi các tín hiệu trạng thái đến mạch phụ trợ và các mạch này sinh các tín hiệu điều khiển bộ nhớ và các thiết bị ngoại vi
 - Các tín hiệu: RQ/GT0, RQ/GT1, LOCK, S2, S1, S0, QS0, QS1

4.1. Các tín hiệu của 8088 – Chế độ Max

❖ Các tín hiệu riêng của chế độ Max

- RQ/GT0 và RQ/GT1: Các tín hiệu yêu cầu dùng buýt của các bộ xử lý khác hoặc thông báo chấp nhận treo của CPU để cho các bộ vi xử lý khác dùng bus. RQ/GT0 có mức ưu tiên hơn RQ/GT1.
- LOCK: Tín hiệu CPU đưa ra để cấm các bộ xử lý khác trong hệ thống sử dụng bus khi nó đang thực hiện một lệnh có tiếp đầu LOCK.
- QS0, QS1: Tín hiệu thông báo các trạng thái khác nhau của đệm lệnh (hàng đợi lệnh).

4.1. Các tín hiệu của 8088 – Chế độ Max

❖ Các tín hiệu riêng của chế độ Max

- $\overline{S2}$, $\overline{S1}$ và $\overline{S0}$: Các chân trạng thái dùng trong chế độ MAX để ghép với mạch điều khiển bus 8288. Các tín hiệu này được 8288 dùng để tạo ra các tín hiệu điều khiển trong các chu kỳ hoạt động của buýt.


4.1. Các tín hiệu của 8088 – Chế độ Max

$\overline{S2}$	$\overline{S1}$	$\overline{S0}$	Chu kỳ điều khiển của buýt	Tín hiệu
0	0	0	Chấp nhận yêu cầu ngắt	INTA
0	0	1	Đọc thiết bị ngoại vi	IORC
0	1	0	Ghi thiết bị ngoại vi	IOWC, \overline{AIOWC}
0	1	1	Dừng (halt)	Không
1	0	0	Đọc mã lệnh	MRDC
1	0	1	Đọc bộ nhớ	MRDC
1	1	0	Ghi bộ nhớ	MWTC, \overline{AMWC}
1	1	1	Buýt rỗi (nghỉ)	Không

4.2 Các mạch phụ trợ

- ❖ Là các mạch phụ trợ cung cấp tín hiệu đầu vào hoặc hỗ trợ CPU điều khiển trong chế độ max.
- ❖ Các mạch phụ trợ điển hình bao gồm:
 - Mạch tạo xung nhịp 8284
 - Mạch điều khiển bus 8288

4.2.1 Mạch tạo xung nhịp 8284




4.2.1 Mạch tạo xung nhịp 8284

- ❖ Cung cấp các tín hiệu CLOCK, READY và RESET ghép nối với CPU.
- ❖ OSC: Xung nhịp đã được khuếch đại có tần số bằng f_x của bộ dao động.
- ❖ EFI: Lối vào xung nhịp ngoài
- ❖ CLK: Xung nhịp ($f_{CLK} = f_x/3$)
- ❖ PCLK: Xung nhịp ngoại vi ($F_{PCLK} = f_x/6$)
- ❖ X1, X2: Nối với hai chân của thạch anh với tần số f_x , thạch anh này là một bộ phận của một mạch dao động bên trong 8284 có nhiệm vụ tạo xung chuẩn dùng làm tín hiệu đồng hồ cho toàn hệ thống.

4.2.1 Mạch tạo xung nhịp 8284


- ❖ AEN1, AEN2: Tín hiệu cho phép chọn đầu vào tương ứng RDY1, RDY2 làm tín hiệu báo tình trạng sẵn sàng của bộ nhớ hoặc thiết bị ngoại vi.
- ❖ RDY1, RDY2: cùng với AEN1, AEN2 dùng để tạo ra các chu kỳ đợi ở CPU.
- ❖ F/ \bar{C} : Dùng để chọn nguồn tín hiệu chuẩn cho 8284. Khi chân này ở mức cao thì xung đồng hồ bên ngoài sẽ được dùng làm xung nhịp cho 8284, ngược lại thì xung đồng hồ của mạch dao động bên trong dùng thạch anh sẽ được chọn để làm xung nhịp.

4.2.1 Mạch tạo xung nhịp 8284 ghép nối với CPU



4.2.2 Mạch điều khiển bus 8288

- ❖ Mạch điều khiển bus 8288 nhận các tín hiệu trạng thái ($\overline{S2}$, $\overline{S1}$ và $\overline{S0}$) từ CPU và sinh các tín hiệu điều khiển bus thay cho CPU.
- ❖ 8288 chỉ được sử dụng trong chế độ MAX.



4.2.2 Mạch điều khiển bus 8288

❖ Các chân tín hiệu:

- $\overline{S_2}$, $\overline{S_1}$ và $\overline{S_0}$: các chân tín hiệu vào trạng thái từ CPU.
- CLK: Xung đồng hồ lấy từ mạch tạo xung đồng hồ 8284 để tạo nhịp làm việc và đồng bộ với CPU.
- CEN: Là tín hiệu đầu vào để cho phép đưa ra tín hiệu DEN và các tín hiệu điều khiển khác của 8288.
- IOB: tín hiệu để điều khiển mạch 8288 làm việc ở các chế độ bus khác nhau. Khi $IOB = 1$ 8288 làm việc ở chế độ bus vào/ra, khi $IOB = 0$ mạch 8288 làm việc ở chế độ bus hệ thống.
- MRDC: tín hiệu điều khiển đọc bộ nhớ. Nó kích hoạt bộ nhớ đưa dữ liệu ra bus.

4.2.2 Mạch điều khiển bus 8288

❖ Các chân tín hiệu:

- MWTC, AMWC: các tín hiệu điều khiển ghi bộ nhớ hoặc ghi bộ nhớ kéo dài. AMWC (advanced memory write command) tương tự như MWTC, nhưng tăng thêm thời gian ghi dành cho các bộ nhớ có tốc độ chậm.
- IORC: tín hiệu điều khiển đọc thiết bị ngoại vi - kích hoạt các thiết bị được chọn để các thiết bị này đưa dữ liệu ra bus.
- IOWC, AIOWC: các tín hiệu điều khiển ghi thiết bị ngoại vi hoặc ghi thiết bị ngoại vi kéo dài. AIOWC (advanced IO write command) tương tự như IOWC, nhưng tăng thêm thời gian ghi dành cho các thiết bị ngoại vi có tốc độ chậm.

4.2.2 Mạch điều khiển bus 8288

❖ Các chân tín hiệu:

- INTA: Tín hiệu báo cho mạch ngoài biết yêu cầu ngắt INTR được chấp nhận. CPU đưa ra INTA=0 để báo cho mạch ngoài biết nó đang chờ mạch ngoài đưa số hiệu ngắt lên bus dữ liệu.
- ALE: Xung chốt địa chỉ → xác định tín hiệu trên các chân dồn kênh AD là tín hiệu địa chỉ hay dữ liệu. Khi ALE=1 thì tín hiệu trên các chân dồn kênh AD là tín hiệu địa chỉ.
- DT/ \overline{R} : Tín hiệu xác định chiều vận chuyển dữ liệu trên bus dữ liệu. $DT/\overline{R}=1 \rightarrow$ dữ liệu đi ra từ CPU; $DT/\overline{R}=0 \rightarrow$ dữ liệu đi đến CPU.
- DEN: đây là tín hiệu để điều khiển buýt dữ liệu trở thành buýt cục bộ hay buýt hệ thống.
- MCE/PDEN: đây là tín hiệu dùng để định chế độ làm việc cho mạch điều khiển ngắt PIC 8259 để nó làm việc ở chế độ chủ.


4.2.3 Định thời và chu trình đọc ghi bus

- ❖ Truy nhập bộ nhớ, vào/ra tính theo chu trình bus. Chu trình bus tiêu biểu gồm 4 xung nhịp đồng hồ (T)
 - Sinh tín hiệu địa chỉ trên bus địa chỉ (T_1)
 - Sinh tín hiệu đọc/ghi trong xung (T_2-T_3)
 - Đọc/Lưu dữ liệu trên bus dữ liệu (T_3)
- ❖ Để truyền dữ liệu không lỗi, các tín hiệu trên bus cần được tạo và duy trì trong chu trình bus
 - Biến dạng do trở kháng (tụ cảm, điện dung)
 - Trễ tín hiệu khi lan truyền trên bus
 - Hình dạng xung (sườn lên, xuống, độ rộng)


4.2.3 Định thời và chu trình đọc ghi bus

- ❖ T₁: khởi đầu chu trình. Sinh các tín hiệu điều khiển chốt, kiểu thao tác, hướng dữ liệu và địa chỉ
- ❖ T₂: sinh tín hiệu điều khiển đọc/ghi. DEN báo dữ liệu ra sẵn sàng. READY báo dữ liệu vào sẵn sàng.
- ❖ T₃: Đọc/Ghi dữ liệu
- ❖ T₄: Kết thúc các tín hiệu điều khiển

4.2.3 Chu trình đọc bus



4.2.3 Chu trình ghi bus



4.3 Phối ghép CPU với bộ nhớ

❖ Vai trò:

- Chọn mạch nhớ cần đọc ghi
- Chọn ô nhớ cần đọc ghi

❖ Đầu vào:

- 20 bit địa chỉ vật lý
- Các tín hiệu IO/M và RD (đọc) hoặc WR (ghi)


❖ Các loại mạch nhớ:

- ROM/EPROM
- SRAM
- DRAM

❖ Mạch phối ghép: NAND, 74LS134, EPROM



4.3.1 Cấu trúc mạch nhớ - tổng quát

- ❖ A_1-A_m : Địa chỉ
- ❖ D_0-D_7 : Dữ liệu
- ❖ WE: Cho phép ghi
- ❖ OE: Cho phép ra
- ❖ CS: Kích hoạt



4.3.1 Cấu trúc mạch nhớ - EFROM Intel 2176(2Kx8)

- ❖ A₀-A₁₀: Tín hiệu địa chỉ
- ❖ O₀-O₇: Tín hiệu dữ liệu
- ❖ CS: chọn chíp
(0-đọc,1-ghi)
- ❖ PD/PGM: Duy trì/Lập trình
 $V_{pp} = 25V$




4.3.1 Cấu trúc mạch nhớ - SRAM

❖ Hitachi HM62864 - 64K×8

- Tốc độ 50-85ns

Pin Name	Function
A0 to A15	Address
I/O0 to I/O7	Input/output
CS1	Chip select 1
CS2	Chip select 2
WE	Write enable
OE	Output enable
NC	No connection
V _{cc}	Power supply
V _{ss}	Ground




NC	1	32	V _{CC}
NC	2	31	A15
A14	3	30	CS2
A12	4	29	WE
A7	5	28	A13
A6	6	27	A8
A5	7	26	A9
A4	8	25	A11
A3	9	24	OE
A2	10	23	A10
A1	11	22	CS1
A0	12	21	I/O7
I/O0	13	20	I/O6
I/O1	14	19	I/O5
I/O2	15	18	I/O4
V _{ss}	16	17	I/O3

4.3.1 Cấu trúc mạch nhớ - DRAM


❖ TMS 4464

- $64K \times 4$

❖ $64K = \{RA_0 - RA_7\} + \{CA_0 - CA_7\}$



Pin(s)	Function
A ₀ -A ₇	Address
DQ ₁ -DQ ₄	Data In/Data Out
RAS	Row Address Strobe
CAS	Column Address Strobe
G	Output Enable
W	Write Enable



4.3.2 Giải mã địa chỉ bộ nhớ

❖ Ánh xạ các tín hiệu địa chỉ thành tín hiệu chọn (kích hoạt) chíp nhớ


- $A_{19}A_{18}..A_n \rightarrow CS_0, CS_1, \dots, CS_n$

❖ Giải mã đầy đủ


- Sử dụng $A_{19}A_{18}..A_n$
- Tín hiệu đầu ra chọn duy nhất 1 mạch nhớ.

❖ Giải mã rút gọn


- Sử dụng $A_{19}A_{18}..A_m; m > n$
- Tín hiệu đầu ra có thể chọn nhiều hơn 1 mạch nhớ.



4.3.2 Giải mã đ.c b.nhớ sử dụng mạch lôgic cơ bản

- ❖ Chip nhớ ROM 2K \times 8
- ❖ Khoảng địa chỉ cấp: FF800–FFFFF
- ❖ Tín hiệu địa chỉ dùng để địa chỉ hóa các ô nhớ trong chip ROM 2K: 11bit (A_0 - A_{10}).
- ❖ Tín hiệu địa chỉ dùng để chọn chip
 - $A_{19} \dots A_{16}A_{15}A_{12}A_{11}$
 - $1111\ 1111\ 1000\ 0000\ 0000 - 1111\ 1111\ 1111\ 1111\ 1111$

- ❖ $CS = RD \text{ OR NOT}((A_{19} \dots A_{16}A_{15}A_{12}A_{11}) \text{AND}(\text{IO/M}))$

4.3.2 Giải mã đ.c b.nhớ sử dụng mạch lôgic cơ bản



4.3.2 Giải mã đ.c b.nhớ sử dụng mạch logic cơ bản

❖ Ưu điểm



- Cho phép tạo mạch giải mã đầy đủ
- Tương đối đơn giản rẻ tiền khi chỉ cần 1 hoặc ít đầu ra.

❖ Nhược điểm:

- Cồng kềnh khi cần giải mã cho nhiều đầu ra do số mạch tăng nhanh.


4.3.2 Giải mã đ.c b.nhớ sử dụng mạch tích hợp

- ❖ 74-138 mạch giải mã $3 \rightarrow 8$
- ❖ 74-139 mạch giải mã $2 \rightarrow 4$



4.3.2 Giải mã đ.c b.nhớ sử dụng mạch tích hợp

- ❖ Bảng dữ liệu mạch giải mã 74LS138




Inputs						Output							
Enable			Select										
G2A	G2B	G1	C	B	A	0	1	2	3	4	5	6	7
1	X	X	X	X	X	1	1	1	1	1	1	1	1
X	1	X	X	X	X	1	1	1	1	1	1	1	1
X	X	0	X	X	X	1	1	1	1	1	1	1	1
0	0	1	0	0	0	0	1	1	1	1	1	1	1
0	0	1	0	0	1	1	0	1	1	1	1	1	1
0	0	1	0	1	0	1	1	0	1	1	1	1	1
0	0	1	0	1	1	1	1	1	0	1	1	1	1
0	0	1	1	0	0	1	1	1	1	0	1	1	1
0	0	1	1	0	1	1	1	1	1	0	1	1	1
0	0	1	1	1	0	1	1	1	1	1	0	1	1
0	0	1	1	1	1	1	1	1	1	1	1	0	1

4.3.2 Giải mã đ.c b.nhớ sử dụng mạch tích hợp

- ❖ Chíp nhớ EPROM $4K \times 8$
- ❖ Khoảng địa chỉ cắp: F8000–FFFFF (32KB)
- ❖ Tín hiệu địa chỉ dùng để địa chỉ hóa các ô nhớ trong chíp EPROM 4K: 12bit (A_0 - A_{11}).
- ❖ Tín hiệu địa chỉ dùng để chọn chíp: $A_{19} \dots A_{16}A_{15} \dots A_{12}$
 - Các tín hiệu địa chỉ $A_{12}A_{13}A_{14}$ thay đổi, còn các tín hiệu $A_{15}-A_{19}$ không thay đổi và luôn bằng 1.
 - ➔ $A_{12}A_{13}A_{14}$ đưa vào các đầu vào A, B, C của mạch giải mã, còn các tín hiệu địa chỉ còn lại $A_{15}-A_{19}$ và tín hiệu điều khiển IO/M được nối vào tín hiệu điều khiển của 74LS138 (G2A, G2B). Tín hiệu G1 luôn ở mức lô-gíc 1. Các đầu ra của 74LS138 được nối lần lượt với các mạch nhớ ứng với dải địa chỉ gán trước.

4.3.2 Giải mã đ.c b.nhớ sử dụng mạch tích hợp



4.3.2 Giải mã đ.c b.nhớ sử dụng mạch tích hợp

❖ Ưu điểm

- Cho phép tạo mạch giải mã đầy đủ
- Cho phép tạo mạch giải mã chấp nhận một số hạn chế đầu vào và tạo ra một số hạn chế tín hiệu chọn mạch đầu ra.

❖ Nhược điểm:

- Không thích hợp với mạch giải mã cần chấp nhận một số lượng lớn tín hiệu đầu vào và sinh ra nhiều tín hiệu đầu ra.
→ Cần sử dụng bổ sung mạch logic phụ thì mạch tích hợp mới có thể cho phép giải mã đầy đủ.

4.3.2 Giải mã đ.c b.nhớ sử dụng PROM

- ❖ Bộ nhớ ROM/PROM có thể được sử dụng làm bộ giải mã do:
 - Chấp nhận một nhóm tín hiệu địa chỉ và điều khiển đầu vào
 - Sinh ra một nhóm các tín hiệu dữ liệu đầu ra; Trạng thái của các tín hiệu dữ liệu này tùy thuộc vào giá trị được lưu vào trong ROM trước đó.
 - Nếu các tín hiệu dữ liệu đầu ra loại trừ lẫn nhau thì chúng có thể được dùng làm các tín hiệu chọn vi mạch nhớ.
 - Ví dụ: sử dụng PROM 256 byte để làm bộ giải mã cho các chíp nhớ 2732 4Kx8 vào không gian địa chỉ F8000-FFFFF.


4.3.2 Giải mã đ.c b.nhớ sử dụng PROM

❖ Mẫu dữ liệu ghi vào PROM 256 bytes:

- Chỉ 8 ô nhớ (nằm trên đường chéo) lưu giá trị ở mức thấp (00)
- Còn tất cả các ô nhớ khác giá trị ở mức cao (FF)

A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0	$-O_0$	$-O_1$	$-O_2$	$-O_3$	$-O_4$	$-O_5$	$-O_6$	$-O_7$
1	1	1	1	1	0	0	0	0	1	1	1	1	1	1	1
1	1	1	1	1	0	0	1	1	0	1	1	1	1	1	1
1	1	1	1	1	0	1	0	1	1	0	1	1	1	1	1
1	1	1	1	1	0	1	1	1	1	1	0	1	1	1	1
1	1	1	1	1	1	0	0	1	1	1	1	0	1	1	1
1	1	1	1	1	1	0	1	1	1	1	1	1	0	1	1
1	1	1	1	1	1	1	0	1	1	1	1	1	0	1	0
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0

4.3.2 Giải mã đ.c b.nhớ sử dụng PROM




4.3.2 Giải mã đ.c b.nhớ sử dụng PROM

❖ Ưu điểm


- Cho phép tạo mạch giải mã đầy đủ mà không cần phải sử dụng mạch phụ trợ → giảm kích thước bộ giải mã.
- Cho phép tạo mạch giải mã chấp nhận nhiều tín hiệu đầu vào và tạo ra một lõi tín hiệu chọn mạch đầu ra.
- Dễ dàng thay đổi địa chỉ của các mạch nhớ bằng cách thay đổi vị trí và giá trị dữ liệu trong mạch nhớ giải mã ROM.

❖ Nhược điểm:

4.4. Phối ghép CPU với thiết bị vào ra






4.4. Phối ghép CPU với thiết bị vào ra



4.4.1 Phân loại thiết bị vào ra theo không gian địa chỉ

- ❖ Thiết bị vào/ra có không gian địa chỉ tách biệt
- ▶ Thiết bị vào/ra dùng chung không gian địa chỉ với bộ nhớ



4.4.1 Phân loại thiết bị vào ra theo không gian địa chỉ


- ▶ Thao tác đọc/ghi dữ liệu với không gian địa chỉ tách biệt:
 - ▶ IN AX, [Địa chỉ cổng]
 - ▶ OUT [Địa chỉ cổng], AX
 - ▶ Địa chỉ cổng vào/ra
 - ▶ 0000-FFFF: Lưu trong DX
 - ▶ 00-FF: địa chỉ trực tiếp
- ▶ Thao tác đọc/ghi dữ liệu với không gian địa chỉ dùng chung:
 - ▶ MOV [Địa chỉ cổng], AX
 - ▶ Đọc: MOV AX, [Địa chỉ cổng]
 - ▶ Địa chỉ cổng vào/ra
 - ▶ 00000-FFFFF

4.4.2 Giải mã đ. chỉ t.b vào ra sử dụng cổng logic


❖ Tổ hợp các tín hiệu địa chỉ và điều khiển thành xung đọc/ghi

- Địa chỉ riêng
 - $IO + RD\sim + A_i \dots A_j = IN$
 - $IO + WR\sim + A_i \dots A_j = OUT$
- Địa chỉ chung với bộ nhớ
 - $M\sim + RD\sim + A_i \dots A_j = IN$
 - $M\sim + WR\sim + A_i \dots A_j = OUT$



Địa chỉ cổng đọc



Địa chỉ cổng ghi



4.4.2 Giải mã địa chỉ tb vào ra sử dụng mạch tích hợp




Giải mã địa chỉ cổng dùng 74LS138

4.4.3 Một số mạch cỗng đơn giản

- ❖ Có thể sử dụng các mạch tích hợp cỡ vừa để làm cỗng phối ghép với vi xử lý để vào/ra dữ liệu. Các mạch này thường được cấu tạo từ:
 - Các mạch chốt 8 bít có đầu ra 3 trạng thái (74LS373,74LS374)
 - Các mạch khuếch đại đệm 2 chiều 8 bít đầu ra 3 trạng thái (74LS245)

4.4.3 Một số mạch cỗng đ.giản–Ghép nối bàn phím



4.4.3 Một số mạch cổng đ.giản–Ghép nối bàn phím

- ❖ Cổng ghép nối bàn phím 16 số dạng tiếp điểm sử dụng các mạch tích hợp:
 - Vi mạch 74LS374 được dùng để điều khiển các tín hiệu hàng và mạch 74LS244 dùng để điều khiển các tín hiệu cột;
- ❖ Nguyên tắc hoạt động:
 - Nếu tín hiệu X ở mức cao (lô-gíc 1) thì đi-ốt sẽ khóa lại, vậy nên tiếp điểm Y có đóng xuống hay không thì tại đầu O ta luôn thu được điện áp 5V (không có dòng điện).
 - Nếu tín hiệu X ở mức thấp (lô-gíc 0), thì đi-ốt mở và khi tiếp điểm Y đóng xuống tại đầu O ta thu được điện áp 0V.
- ❖ Xác định phím được ấn: quét tuần các dòng và đọc các cột. Nếu một phím được ấn thì bit tương ứng ở cổng ra $Di = 0$.

4.4.3 Chương trình kiểm tra một phím


- ❖ Đoạn chương trình kiểm tra xem phím C (hàng D0, cột D3) có được bấm hay không. Biết địa chỉ cổng hàng là 0Ah và địa chỉ cổng cột là 0Bh.

Hang	EQU 0AH	; Địa chỉ cổng hàng
Cot	EQU 0BH	; Địa chỉ cổng cột
	MOV AL,11111110b	; Chỉ có D0=0 – hàng thứ nhất
	OUT Hang, AL	
Ktra:	IN AL, Cot	; Đọc tín hiệu cột
	AND AL,00001000b	; Giữ lại bít D3 ứng với phím C
	JNZ Ktra	; Không bấm
	...	; Phím C được bấm


4.4.3 Một số mạch cỗng–Ghép nối hiển thị số

- ❖ Ghép nối hiển thị số sử dụng mạch tích hợp 7447 và LED bảy đoạn:
 - Cổng A nhận thông tin điều khiển (bật/tắt) các thanh led thông qua 7 transistor Q1-Q7. Địa chỉ cổng A là 0Ah.
 - Cổng B nhận dữ liệu số hiển thị - thông qua mạch 7447 giải mã số đầu vào dạng BCD ở cổng B (A-D) sinh ra các tín hiệu kích hoạt (a-g) các thanh led của LED bảy đoạn. Địa chỉ cổng B là 0Bh.
 - Bật đèn led thứ i: gửi bit $D_i = 0$ ra cổng A
 - Tắt đèn led thứ i: gửi bit $D_i = 1$ ra cổng A
 - Hiển thị số: Gửi số cần hiện thị ra cổng B, bật đèn led i bằng cách gửi bit $D_i = 0$ ra cổng A.

4.4.3 Một số mạch cỗng–Ghép nối hiển thị số



4.4.3 Một số mạch cỗng-Ghép nối hiển thị số



4.4.3 Chương trình hiển thị số trên LED


- ❖ Đoạn chương trình kiểm tra hệ thống LED bằng cách hiển thị trên cả 7 LED số 8. Biết địa chỉ cổng điều khiển LED là 0Ah và địa chỉ cổng dữ liệu hiển thị là 0Bh.

```
DK_LED EQU 0AH      ; Cổng điều khiển LED
DL_LED EQU 0BH      ; Cổng dữ liệu hiển thị
        MOV AL,FFH    ; Tắt tất cả các LED
        OUT DK_LED, AL
        MOV CX,64     ; Trẽ bằng 64 lệnh NOP
Tre:   NOP
        LOOP Tre
        MOV AL,8      ; Đưa số 8 ra 7447
        OUT DL_LED,AL
        XOR AL,AL    ; Đặt AL=0
        OUT DK_LED,AL ; Bật tất cả các LED
```


4.5. Giới thiệu một số mạch ghép nối vào ra

- ❖ Vì xử lý sử dụng một số mạch chuyên dụng phục vụ trao đổi dữ liệu với các thiết bị ngoại vi theo 2 phương pháp chính:
 - Trao đổi dữ liệu kiểu song song: sử dụng mạch ghép nối 8255A.
 - Cho phép trao đổi dữ liệu nhiều bit dữ liệu đồng thời → tốc độ cao
 - Không yêu cầu phải biến đổi dữ liệu
 - Hạn chế về khoảng cách do cần nhiều dây tín hiệu
 - Trao đổi dữ liệu kiểu nối tiếp: sử dụng mạch ghép nối 8250 hoặc 8251.
 - Có thể tăng khoảng cách truyền dữ liệu do cần ít dây tín hiệu
 - Tốc độ chậm
 - Cần biến đổi dữ liệu khi gửi đi (song song → nối tiếp) và khi nhận về (nối tiếp → song song).

4.5.1 Mạch vào ra song song 8255A




4.5.2 Mạch vào ra nối tiếp 8251A



Bài tập bổ sung – Xây dựng mạch giải mã địa chỉ

- Xây dựng mạch giải mã địa chỉ dùng các mạch lô-gíc cơ bản cho bộ nhớ ROM dung lượng 4KB có địa chỉ cơ sở 05800H dùng vi mạch nhớ 2Kx8.



Bài tập bổ sung – Xây dựng mạch giải mã địa chỉ

2. Xây dựng mạch giải mã địa chỉ cho cổng vào có địa chỉ 8000h. Biết không gian cổng có địa chỉ tách biệt với không gian bộ nhớ.
3. Xây dựng mạch giải mã địa chỉ cho cổng ra có địa chỉ 03F8h. Biết không gian cổng có địa chỉ tách biệt với không gian bộ nhớ.