#### LAB IVERILOG 1

#### Getting started

Version: Oct 26th 2016

## I. Install

- a. Windows
  - Cài với quyền admin.
  - Chọn tất cả option.
- b. Linux

## II. First counter

File Verilog có extension .v và có thể edit bằng Notepad, Notepad++, hoặc Cygwin.

```
//-----
                                                  // là comment, không được biên dịch
// This is my second Verilog Design
// Design Name : first counter
// File Name : first counter.v
// Function : This is a 4 bit up-counter with
// Synchronous active high reset and
// with active high enable signal
module first_counter (
                                                  Định nghĩa một "module" với tên first_counter
clock, // Clock input of the design
                                                  Moulde có 4 tham số là clock, reset, enable,
reset, // active high, synchronous Reset input
                                                  counter out
enable, // Active high enable signal
counter_out // 4 bit vector output);
// End of port list
//-----Input Ports-----
                                                  Định nghĩa các tham số nào là "input"
input clock;
input reset;
                                                  Các tham số này là đường dây (1 bit tín hiệu)
input enable;
//-----Output Ports-----
                                                  Định nghĩa tham số nào là "output", tham số này là
output [3:0] counter_out;
                                                  bus 4 bits.
                                                  wire là "đường dây"
wire clock;
wire reset;
wire enable;
                                                  reg là thanh ghi, tức là biến đầu ra này giữ nguyên
reg [3:0] counter_out;
                                                  giá trị trước đó nếu như nó không được thay đổi.
//-----Code Starts Here-----
always @ (posedge clock)
begin: COUNTER // Block Name
                                                  Khi tín hiệu clock thay đổi từ 0 lên 1 (positive edge)
 // At every rising edge of clock we check if reset
is active
 // If active, we load the counter output with
4'b0000
  if (reset == 1'b1) begin
                                                  Nếu reset = 1
  counter out <= #1 4'b0000;
                                                  Thì counter out = 0000
  end
  // If enable is active, then we increment the
```

```
counter
else if (enable == 1'b1) begin
  counter_out <= #1 counter_out + 1;
end
end // End of Block COUNTER</pre>
```

Nếu không (reset = 0) thì Nếu enable = 1 thì counter tăng 1.

> TH enable = 0 không được code, khi đó counter\_out giữ nguyên giá trị vì nó được định ghĩa là "reg".

endmodule // End of Module counter

Dịch đoạn code trên bằng lệnh:

#### C:\WORK>iverilog -o test1 first\_counter\_tb.v

- File first\_counter.v đặt trong thư mục WORK.
- -o test1 là sinh ra obj test1

Nếu biên dịch thành công, trong thư mục WORK sẽ có thêm obj test1

### III. Test Bench

File first\_counter.v đã hoàn tất nhưng để kiểm tra, chúng ta cần sinh ra các testcase, là bộ các giá trị đầu vào, để quan sát đầu ra xem module đã thực hiện đúng chức năng chưa.

```
`include "first counter.v"
                                                     Bao gồm file first counter.v đã viết.
module first counter tb();
                                                     Định nghĩa module
// Declare inputs as regs and outputs as wires
reg clock, reset, enable;
wire [3:0] counter_out;
// Initialize all variables
initial begin
$dumpfile ("test1.vcd");
                                                     Tạo ra file .vcd sử dụng trong GTKWave với các
$dumpvars(1, clock, reset, enable, counter_out);
                                                     biến quan sát: clock, reset, enable, counter_out
 $display ("time\t clk reset enable counter");
                                                     Hiện thị theo thời gian với 4 cột có các tiêu đề là
 $monitor ("%g\t %b %b %b
                                   %b",
                                                     clock, reset, enable, counter_out
       $time, clock, reset, enable, counter out);
 clock = 1;
             // initial value of clock
                                                     Giá trị khởi tạo ban đầu.
 reset = 0; // initial value of reset
 enable = 0; // initial value of enable
 #5 reset = 1; // Assert the reset
                                                     Sau 5 giây, đặt tín hiệu reset = 1
 #10 reset = 0; // De-assert the reset
                                                     Sau 10 giây, đặt tín hiệu reset = 0
 #10 enable = 1; // Assert enable
                                                     Sau 10 giây, đặt tín hiệu enable = 1
 #100 enable = 0; // De-assert enable
                                                     Sau 100 giây, đặt tín hiệu enable = 0
 #50 $finish; // Terminate simulation
                                                     Sau 50 giây, kết thúc quan sát.
end
// Clock generator
always begin
                                                     Luôn luôn thay đổi tín hiệu clock sau mỗi 5 giây,
 #5 clock = ~clock; // Toggle clock every 5 ticks
                                                     thay đổi nghịch đảo
end
                                                     Kết nối đến test bench
// Connect DUT to test bench
```

```
first_counter U_counter (
    clock,
    reset,
    enable,
    counter_out
    );
    endmodule
```

Dịch đoạn code trên bằng lệnh:

#### C:\WORK>iverilog -o test2 first\_counter\_tb.v

Do đã include file first\_counter.v nên không cần biên dịch file first\_counter.v

Chạy obj sinh ra bằng lệnh

#### C:\WORK>vvp test2

Console sẽ hiển thị bảng chân trị của mạch.


```
Administrator: C:\Windows\system32\cmd.exe
                                                      C:\>cd work
C:\WORK>iverilog -o test2 first_counter_tb.v
C:\WORK>vvp test2
VCD info: dumpfile test1.vcd opened for output.
time
          clk reset enable counter
0
           1
               0
                       0
                               XXXX
5
          0
               1
                       0
                               XXXX
10
           1
               1
                       0
                               XXXX
11
          1
               1
                       0
                               0000
15
           0
               0
                       0
                               0000
20
           1
               0
                       0
                               0000
25
               0
                       1
           0
                               0000
30
           1
               0
                       1
                               0000
           1
31
               0
                       1
                               0001
35
               0
                       1
                               0001
           0
               0
                       1
                               0001
```

# IV. GTKWave

Gõ lệnh

#### C:\WORK>gtkwave test1.vcd

Click lên module, click vào biến cần quan sát và kéo thả vào màn hình thời gian. Phóng to thu nhỏ để quan sát.



# V. Practice

- 1. Dựa vào file first\_counter.v, chỉnh sửa lại để có counter 3 bits.
- 2. Dựa vào file first\_counter.v, chỉnh sửa lại để có counter đếm số lẻ: 1, 3, 5, 7, ... sau mỗi tín hiệu positive edge của clock.
- 3. Viết module "NOT" có đầu ra output = ~input khi mà enable = 1 và positive edge clock. Viết module test bench cho module "NOT".
- 4. Viết module "BU\_2" có đầu vào là 1 số 8 bits và đầu ra là 1 số bù 2 của đầu vào khi mà enable = 1 và positive edge clock. Viết module test bench cho module "NOT".

# VI. Reflexive question

- a. Trong test bench của first\_counter, tại sao khi gõ lệnh vvp test2 thì console liệt kệ các dòng thời gian tại giây 11, 31, 41, ... bên cạnh các mốc thời gian 5 giây?
- b. Một test bench tốt được hình thành bằng cách nào?