LAB IVERILOG 2

Basic Gates

Version: Oct 28th 2016

I. AND gate

Dịch đoạn code trên bằng lệnh:

C:\WORK>iverilog-o and_gate and_gate.v

- File and gate.v đặt trong thư mục WORK.

Nếu biên dịch thành công, trong thư mục WORK sẽ có thêm obj and _gate

File test bench

```
/* testbench for AND gate
File: and gate tb.v */
                                          Luôn luôn thay đổi tín hiệu clock sau mỗi 5 giây,
module andgate tb;
wire t_y;
                                          thay đổi nghịch đảo
reg t a, t b;
andgate my_gate( .a(t_a), .b(t_b),
                                          Kết nối đến test bench
.y(t y) );
initial
begin
$monitor(t a, t b, t y);
t a = 1'b0;
t^{-}b = 1'b0;
#5
t a = 1'b0;
t b = 1'b1;
t a = 1'b1;
t b = 1'b0;
t a = 1'b1;
```

t_b = 1'b1;	
end endmodule	
endmodule	

II. Practice

1. Thực hiện các cổng cơ bản có 3 input: AND, OR, XOR, NOR, NAND.