«Национальный исследовательский университет ИТМО»
Лабораторная работа №1 по дисциплину "Функциональная схемотехника"
Введение в проектирование цифровых интегральных схем

Выполнил: Чан Куанг Лок Группа: Р33011

## 1 Цель работы

- 1. Получить базовые знания о принципах построения цифровых интегральных схем с использованием технологии КМОП.
- 2. Получить навыки описания схем базовых операционных элементов (БОЭ) комбинационного типа на вентильном уровне с использованием языка описания аппаратуры Verilog HDL.

## 2 Описание задания

No варианта: 3

Логический базис	БОЭ
NOR	Схема мажоритарного контроля с 5-ю входами

#### 3 Выполнение

#### 3.1 Ссылка на github

https://github.com/quangloc99/electric-engineering-lab1

#### 3.2 Код разработанного модуля БОЭ


```
`timescale 1ns / 1ps
   // Company:
   // Engineer:
   // Create Date: 03/19/2021 05:20:52 PM
   // Design Name:
   // Module Name: majority_5
   // Project Name:
   // Target Devices:
10
   // Tool Versions:
11
   // Description:
12
   //
13
   // Dependencies:
14
   //
15
   // Revision:
16
   // Revision 0.01 - File Created
17
   // Additional Comments:
18
19
   20
21
22
   module majority_5(
23
24
       output y,
       input x0, input x1, input x2, input x3, input x4
25
26
       wire not_x0, not_x1, not_x2, not_x3, not_x4;
28
29
       nor(not_x0, x0, x0);
       nor(not_x1, x1, x1);
30
       nor(not_x2, x2, x2);
31
32
       nor(not_x3, x3, x3);
       nor(not_x4, x4, x4);
33
       wire term012, term013, term014, term023, term024, term034, term123, term124, term134, term234;
34
       nor(term012, not_x0, not_x1, not_x2);
35
       nor(term013, not_x0, not_x1, not_x3);
36
       nor(term014, not_x0, not_x1, not_x4);
37
       nor(term023, not_x0, not_x2, not_x3);
38
       nor(term024, not_x0, not_x2, not_x4);
39
       nor(term034, not_x0, not_x3, not_x4);
40
       nor(term123, not_x1, not_x2, not_x3);
41
       nor(term124, not_x1, not_x2, not_x4);
42
43
       nor(term134, not_x1, not_x3, not_x4);
       nor(term234, not_x2, not_x3, not_x4);
44
45
       wire not_y;
       nor(not_y, term012, term013, term014, term023, term024, term034, term123, term124, term134, term234);
```

```
nor(y, not_y, not_y);
endmodule
```

### 3.3 Код разработанного тестового окружения БОЭ

```
`timescale 1ns / 1ps
   // Company:
3
   // Engineer:
   // Create Date: 03/19/2021 05:59:36 PM
6
   // Design Name:
   // Module Name: sim_majority_5
   // Project Name:
9
   // Target Devices:
   // Tool Versions:
11
   // Description:
12
13
   // Dependencies:
14
15
   // Revision 0.01 - File Created
17
   // Additional Comments:
19
   20
21
22
   module sim_majority_5();
23
       reg x0, x1, x2, x3, x4;
24
       wire y;
25
       majority_5 majority(.y(y), .x0(x0), .x1(x1), .x2(x2), .x3(x3), .x4(x4));
26
27
28
29
       integer i, sum_bit;
       reg[4:0] i_bit, expected;
30
31
32
       initial begin
          for (i = 0; i < 32; i = i + 1) begin
33
              i_bit = i;
34
              x0 = i_bit[0];
35
              x1 = i_bit[1];
36
              x2 = i_bit[2];
              x3 = i_bit[3];
38
              x4 = i_bit[4];
39
              sum_bit = i_bit[0] + i_bit[1] + i_bit[2] + i_bit[3] + i_bit[4];
              if (sum_bit >= 3) begin
41
                  expected = 1;
42
              end else begin
43
                  expected = 0;
44
45
              end
              #10;
46
              if (expected == y) begin
47
                  $display("Test %d correct. Output = %b", i, y);
48
              end else begin
49
                  $display("Test %d incorrect. Expected = %b. Actual = %b", i, expected, y);
50
51
          end
52
53
          $stop;
54
       end
55
   endmodule
```

## 3.4 Временный диаграмм



# 4 Вывод

При выполнению лабораторной работы, я познакомился с языком Verilog: его основным синтаксисом, типами, основными операциями и некоторыми базовыми операторами управления. Код, который мне нужно написать, прост и не слишком много. Большую часть времени в лаборатории я тратил на настройку окружения и схемотехнику. Схема стала сложнее, так как мне разрешено использовать только 1 универсальный логический базис. На мой взгляд, схема получается немного сложной. После лабораторной работы я понял основы языка и причину, по которой мы используем только логический базис вместо других.