

MÔ PHỎNG CPU 8-CORE VỚI KIẾN TRÚC TẬP LỆNH RISC-V

Multiple Processing System sử dụng Verilog HDL

Thực hiện: Nhóm Học Viên

Báo Cáo Tiến Độ Dự Án Kiến Trúc Máy Tính

Ngày 18 tháng 6 năm 2026


1 Thiết Kế Hệ Thống (Design)

- Cấu trúc tổng thể
- Kiến trúc Pipeline và Logic Điều khiển

1 Thiết Kế Hệ Thống (Design)

- Cấu trúc tổng thể
- Kiến trúc Pipeline và Logic Điều khiển

Cấu Trúc Tổng Thể Hệ Thống 8-Core



Hệ thống kết nối đa nhân: **8 lõi CPU** hoạt động song song độc lập, thực hiện phân xử quyền truy cập bộ nhớ thông qua bộ phân xử **Arbiter** và bộ định tuyến bus dữ liệu **Bus Controller**.

1 Thiết Kế Hệ Thống (Design)

- Cấu trúc tổng thể
- Kiến trúc Pipeline và Logic Điều khiển

2.3.1 Pipeline Registers & 2.3.2 Control Unit

Tư duy thiết kế: Phân rã cấu trúc (Structural Separation)

Tách biệt hoàn toàn giữa **Datapath** (Đường dữ liệu), **Control Unit** (Khối điều khiển tổ hợp), và **Pipeline Registers** (Vách ngăn đồng bộ).

Control Unit (Thuần tổ hợp):

- Giải mã mã lệnh 32-bit từ tầng IF.
- Sinh tín hiệu điều khiển 1-bit (*reg_write, mem_read, ...*).
- *[Bạn sẽ paste code Control Unit tại đây hoặc slide phụ]*

Pipeline Registers (Chốt chặn Clock):

- 4 khối đệm: IF/ID, ID/EX, EX/MEM, MEM/WB.
- Đóng vai trò là vách ngăn phân chia 5 tầng xử lý.
- Tích hợp chân hold (Stall) và clear (Flush).

2.3.3 Hazard Detection (Cơ chế đóng băng Pipeline)

- **Nhiệm vụ:** Phát hiện xung đột dữ liệu không thể cứu bằng Forwarding (Load-Use) và quản lý trạng thái đóng băng toàn bộ CPU khi Bus bộ nhớ bận (mem_wait).

Mã nguồn Verilog - Phát hiện và Quản lý chốt chặn

```
// --- PASTE CODE LOGIC LOAD-USE STALL VÀ 'QUẢN LÝ' HOLD/CLEAR TẠI ĐÂY ---
```

- **Giải thuật:** Khi xảy ra xung đột, tầng IF/ID bị giữ nguyên trạng thái (hold), đồng thời chen một bong bóng NOP bằng cách xóa tầng ID/EX (clear).

2.3.4 Forwarding (Mạch đi tắt dữ liệu)

- **Nhiệm vụ:** Tránh Stall bừa bãi bằng cách bơm trực tiếp kết quả từ tầng EX/MEM hoặc MEM/WB về đầu vào ALU nếu phát hiện lệnh sau đọc thanh ghi mà lệnh trước chuẩn bị ghi.

Mã nguồn Verilog - Khối tổ hợp Forwarding chọn toán hạng ALU

```
1 // --- PASTE CODE LOGIC KIEM TRA DIEU KIỆN FORWARD (CO' CHECK x0) TẠI ĐÂY ---
```

Đặc điểm cốt lõi

Bắt buộc phải kiểm tra điều kiện loại trừ thanh ghi đặc biệt x0 (`rd_addr != 5'd0`). Nếu lệnh trước ghi vào x0, mạch bỏ qua không forward để bảo toàn giá trị 0 tuyệt đối của kiến trúc RISC-V.

2.3.5 risc_core Integration (Bể nhỏ ruột, giữ nguyên vỏ)

Nguyên tắc đóng gói:


- Giữ nguyên 100% giao tiếp Ports ra ngoài hệ thống Bus và mô hình đa nhân (8 cores) của nhóm.
- Bên trong ruột gọi (instantiate) 6 module con độc lập và thực hiện kết nối bằng dây dẫn (wire).

Cấu trúc đầu nối Hazard Controller trong Core

```
1 // --- PASTE DOAN CODE INSTANTIATE HAZARD_CONTROLLER  
  TRONG CORE TAI DAY ---
```


2.3.6 Unit Testing - Kiểm thử vách ngăn IF/ID và ID/EX

1. Kết quả mô phỏng pipe_reg_if_id



Phân tích: Minh chứng phản hồi chính xác khi tín hiệu hold dựng lên, giá trị PC và lệnh được khóa cứng qua xung clock.


2. Kết quả mô phỏng pipe_reg_id_ex




Phân tích: Tín hiệu clear (Flush) kích hoạt thành công, xóa sạch các cờ điều khiển rác về bằng 0 ngay chu kỳ sau.

2.3.6 Unit Testing - Kiểm thử vách ngăn EX/MEM và MEM/WB

3. Kết quả mô phỏng pipe_reg_ex_mem



4. Kết quả mô phỏng pipe_reg_mem_wb



Phân tích: Sửa lỗi sập hầm bằng chân hold thay thế clear. Khi gặp mem_wait, tăng ghi được giữ nguyên, bảo toàn dữ liệu.

Phân tích: Dữ liệu địa chỉ và toán hạng lưu trữ từ ALU được đồng bộ đẩy sang bộ nhớ chính xác theo sườn lên của Clock.