#10 量子回路の最適化

Quantum Circuit Optimization

Translated and modified by Daiki Murata
Created by Toshinari Itoko




今日のテーマ

チャプター (リンクはYouTubeのReplay) 1. はじめ ①アプリケーション 2. 量子ビット・量子ゲート・量子回路 3. 量子テレポーテーション 4. グローバーのアルゴリズム 5. 量子位相推定 (1)6. 量子変分アルゴリズム ②プログラム 7. 量子系のシミュレーション 8. 古典計算によるシミュレーション 9. 量子ハードウェア 3 10. 量子回路の最適化 11. 量子エラー緩和 12. 量子ユーティリティーの実験 | ③ハードウェア 13. 量子ユーティリティーの実験 Ⅱ 14. 量子ユーティリティーの実験 Ⅲ


Ųt

今日のゴール

量子プログラム(回路)が量子コンピューターで実行される前に、 **どのように「コンパイル」(変換・最適化)されるか**を理解しましょう!



10110000 00000010 ; 10110011 00000011 ; 00000001 :



制御指示(スケジュール)





量子コンパイラの目標


- 利用可能な基底ゲートセットの制約
- 量子ビットの接続性の制約
- 1. 使用する量子プロセッサの制約を満たして量子プログラムを実行可能にする


量子プログラムを**最適化して**より速く、より正確に実行可能にする 0.45 最適化なし Quasi-probability 0.30 コンパイル前の回路 Ouasi-probability 最適化あり 理論値 最適化なし 最適化あり


コンパイルの流れ












量子回路の合成 (ゲートの分解)


合成 最適化 マッピング スケ ジュール

使用する量子プロセッサで利用可能な基底ゲートセットの制約を前提として、 ハイレベルな量子ゲートを ハードウェアがサポートする基底ゲートを使って合成する



基底ゲートセットの例

- 通常、ユニバーサルゲートセット 任意のゲートを任意の精度に近似できるゲートセット
- 通常、1量子ビットおよび2量子ビットのゲート





合成

補足:1量子ビットゲートの分解


全ての1量子ビットゲートの操作はBloch球上の操作であり、U3ゲートの1表現とみなすことができる

- →回転ゲートの組み合わせに分解することが可能(Euler分解)
- →Rz と SX (Rx) を用いて1量子ビットを表現することが可能






- 一般的な1量子ビットゲート: Rz、SX、X
- 異なる2量子ビットゲート: CX、ECR、CZ








与えられた回路をよりシンプルな回路に変換する


作戦① パターンに当てはめる

例: CNOT ゲートを減らす






作戦②1量子ビットゲートをまとめる




量子コンピュータの制約:2量子ビットゲートは、「結合された」量子ビットでのみ実装可能 **コンパイルの作戦**:

- ① 量子回路中で頻繁に相互作用する論理量子ビット同士を、隣り合う物理量子ビットに配置(レイアウト)
- ② 回路の途中で発生する「隣接していない量子ビット同士のCNOT」に対応できるように、SWAPゲートを挿入して論理量子ビットを物理的に移動させ、必要な位置関係を一時的に作り出す(ルーティング)




補足:IBM Quantumプロセッサーの結合マップ

例:IBM_KINGSTON 156量子ビット




そうはいっても、制約を完璧に満たす初期配置が見つからない場合が必ずある



→ SWAPゲート数の最適化は必須


合成 最適化

2つの量子ビットの状態を入れ替えるSWAPゲートを活用することで、論理的な量子ビットの隣接関係を一時 的に作り出し、制約を満たしながらアルゴリズムを実行させる



マッピングされた回路に対し、アルゴリズムの意味を変えない範囲でゲートの実行順やタイミングを最適化


- 1. 回路の実行時間を短縮
- 2. 並列実行できるゲートを同時に走らせる
- 3. ハードウェアの制約を守る



まとめ

量子コンパイラとは

- 1. 使用する量子プロセッサの制約を満たして量子プログラムを実行可能にする
- 2. 量子プログラムを最適化してより速く、より正確に実行可能にする



Quantum Tokyo

低水準化

最後に:もっと勉強したい方へ



Q Search

Quantum Tokyo へようこそ

学習コンテンツ

Qiskit の始め方

IBM Quantum Plaform 教材 日本語訳

IBM Research Blog 日本語版

(旧) Qiskitテキストブック 日 本語版

(旧)Qiskitテキストブック (Qiskitコース) 日本語版

(旧) Qiskitドキュメント・ チュートリアル 日本語版リ ンク集

IBM Quantum Challenge ぱ

Qiskit Global Summer School (Qiskit夏の学校) 資料 日本語版

0 7 11 4

ユーティリティー・スケール量子コ ンピューティング

概要

このイベント・リプレイ・コースは、IBM Quantum®が東京大学と共同で開発し実施した 14のLessonとLabで構成されています。このコースでは、量子コンピューティングにおけ る幅広い重要なトピックを網羅しつつ、実用規模(ユーティリティー・スケール)の量子 計算を構築することに重点を置いています。最終的な結果として、2023年6月にNature誌 の表紙を飾った論文と非常によく似た課題を扱います。

- 1. はじめに
- 2. 量子ビット・量子ゲート・量子回路
- 3. 量子テレポーテーション
- 4. グローバーのアルゴリズム
- 5. 量子位相推定
- 6. 量子変分アルゴリズム
- 7. 量子系のシミュレーション
- 8. 古典計算によるシミュレーション
- 9. 量子ハードウェア
- 10. 量子回路の最適化
- 11. 量子エラー緩和
- 12. 量子ユーティリティーの実験 |
- 13. 量子ユーティリティーの実験 ||
- 14. 量子ユーティリティーの実験 Ⅲ



https://quantumtokyo.github.io/introduction/courses/ utility-scale-quantumcomputing/overview-ja.html

IBM Quantum Learning

「Utility-scale quantum computing」の日本語解説

チャプター	日程
1. はじめ	-
2. 量子ビット・量子ゲート・量子回路	7/7(月)
3. 量子テレポーテーション	7/16(水)
4. グローバーのアルゴリズム	7/16(水)
5. 量子位相推定	7/28(月)
6. 量子変分アルゴリズム	7/28(月)
7. 量子系のシミュレーション	8/22(金)
8. 古典計算によるシミュレーション	skip
9. 量子ハードウェア	9/4(木)
10. 量子回路の最適化	9/4(木)
11. 量子エラー緩和	9/24(水)
12. 量子ユーティリティーの実験	9/24(水)
13. 量子ユーティリティーの実験 Ⅱ	TBD
14. 量子ユーティリティーの実験 III	TBD

Replay (YouTube):

https://www.youtube.com/playlist?list=PLA-UlvpIBvpuzFXRPNTqiK94kfRgYCBMs


Jupyter notebookの和訳:

https://quantum-tokyo.github.io/introduction/courses/utility-scale-quantum-computing/overview-ja.html


English version (IBM Quantum Platform):

https://quantum.cloud.ibm.com/learning/en/courses/utility-scale-quantum-computing

I. Nature paper (127 qubits x 60 entangling gates)



II. 1D Transverse Ising model (70 qubits x 80 entangling gates)



III. The largest GHZ state challenge

