

SRG093X 系列

硬件设计手册

短距离产品

版本：1.0.0

日期：2026-08-05

状态：临时文件



上海移远通信技术股份有限公司（以下简称“移远通信”）始终以为客户提供最及时、最全面的服务为宗旨。如需任何帮助，请随时联系我司上海总部，联系方式如下：

上海移远通信技术股份有限公司

上海市松江区泗泾镇外婆泾路 8 号 邮编：201601

电话：+86 21 5108 6236

邮箱：info@quectel.com

或联系我司当地办事处，详情请登录：<https://www.quectel.com.cn/contact>。

如需技术支持或反馈我司技术文档中的问题，请随时登录网址：

<https://www.quectel.com.cn/contact?tab=t> 或发送邮件至：support@quectel.com。

前言

移远通信提供该文档内容以支持您的产品设计。您须按照文档中提供的规范、参数来设计产品。同时，您理解并同意，移远通信提供的参考设计仅作为示例。您同意在设计您目标产品时使用您独立的分析、评估和判断。在使用本文档所指导的任何硬软件或服务之前，请仔细阅读本声明。您在此承认并同意，尽管移远通信采取了商业范围内的合理努力来提供尽可能好的体验，但本文档和其所涉及服务是在“可用”基础上提供给您的。您知悉并同意，移远通信可在未事先通知的情况下，自行决定随时增加、修改或重述本文档，增加、修改或重述后的文档对您具有约束力。

使用和披露限制

许可协议

除非移远通信特别授权，否则我司所提供硬软件、材料和文档的接收方须对接收的内容保密，不得将其用于除本项目的实施与开展以外的任何其他目的。

版权声明

移远通信产品和本协议项下的第三方产品可能包含受移远通信或第三方材料、硬软件和文档版权保护的相关资料。除非事先得到书面同意，否则您不得获取、使用、向第三方披露我司所提供的文档和信息，或对此类受版权保护的资料进行复制、转载、抄袭、出版、展示、翻译、分发、合并、修改，或创造其衍生作品。移远通信或第三方对受版权保护的资料拥有专有权，不授予或转让任何专利、版权、商标或服务商标权的许可。为避免歧义，任何形式的购买都不可被视为授予除正常的非独家、免版税的产品使用许可之外的任何许可。对于任何违反保密义务、未经授权使用或以其他非法形式恶意使用所述文档和信息的违法、侵权行为，移远通信有权追究法律责任。

商标

除另行规定，本文档中的任何内容均不授予在广告、宣传或其他方面使用移远通信或第三方的任何商标、商号及名称，或其缩略语，或其仿冒品的权利。

第三方权利

您理解本文档可能涉及一个或多个属于第三方的硬软件和文档（“第三方材料”）。您对此类第三方材料的使用应受本文档的所有限制和义务约束。

移远通信针对第三方材料不做任何明示或暗示的保证或陈述，包括但不限于任何暗示或法定的适销性或特定用途的适用性、平静受益权、系统集成、信息准确性以及与许可技术或被许可人使用许可技术相关的不侵犯任何第三方知识产权的保证。本协议中的任何内容都不构成移远通信对任何移远通信产品或任何其他硬软件、设备、工具、信息或产品的开发、增强、修改、分销、营销、销售、提供销售或以其他方式维持生产的陈述或保证。此外，移远通信免除因交易过程、使用或贸易而产生的任何和所有保证。

隐私声明

为实现移远通信产品功能，特定设备数据将会上传至移远通信或第三方服务器（包括运营商、芯片供应商或您指定的服务器）。移远通信严格遵守相关法律法规，仅为实现产品功能之目的或在适用法律允许的情况下保留、使用、披露或以其他方式处理相关数据。当您与第三方进行数据交互前，请自行了解其隐私保护和数据安全政策。

免责声明

- 1) 移远通信不承担任何因未能遵守有关操作或设计规范而造成损害的责任。
- 2) 移远通信不承担因本文档中的任何因不准确、遗漏、或使用本文档中的信息而产生的任何责任。
- 3) 移远通信尽力确保开发中功能的完整性、准确性、及时性，但不排除上述功能错误或遗漏的可能。除非另有协议规定，否则移远通信对开发中功能的使用不做任何明示、暗示或法定的保证。在适用法律允许的最大范围内，移远通信不对任何因使用开发中功能而遭受的损害承担责任，无论此类损害是否可以预见。
- 4) 移远通信对第三方网站及第三方资源的信息、内容、广告、商业报价、产品、服务和材料的可访问性、安全性、准确性、可用性、合法性和完整性不承担任何法律责任。

版权所有 ©上海移远通信技术股份有限公司 2026，保留一切权利。

Copyright © Quectel Wireless Solutions Co., Ltd. 2026.

安全须知

为确保个人安全并保护产品和工作环境免遭潜在损坏，请遵循如下安全须知。产品制造商需要将下列安全须知传达给终端用户，并将所述安全须知体现在终端产品的用户手册中。移远通信不会对用户因未遵循所述安全规则或错误使用产品而产生的后果承担任何责任。



道路行驶，安全第一！开车时请勿使用手持移动终端设备。



登机前请关闭移动终端设备。在飞机上禁止开启移动终端的无线功能，以防止对飞机通讯系统的干扰。未遵守该提示项可能会影响飞行安全，甚至触犯法律。



出入医院或健康看护场所时，请注意是否存在移动终端设备使用限制。射频干扰可能会导致医疗设备运行失常，因此可能需要关闭移动终端设备。



移动终端设备在开机时会接收和发射射频信号。当靠近电视、收音机、电脑或者其他电子设备时都会产生射频干扰。



确保移动终端设备远离易燃易爆品。当靠近加油站、油库、化工厂或爆炸作业场所时，请关闭移动终端设备。在任何有潜在爆炸危险的场所操作电子设备均存在安全隐患。

文档历史

修订记录

版本	日期	作者	变更表述
-	2026-01-17	Arrow Huang/ Billy Zhang/ Elijah Zhou/ Lyman Zhu	文档创建
1.0.0	2026-08-05	Arrow Huang/ Amy Han/ Billy Zhang/ Elijah Zhou/ Lyman Zhu	临时版本

目录

安全须知	3
文档历史	4
目录	5
表格索引	7
图片索引	9
1 引言	10
1.1. 特殊符号	10
2 产品综述	11
2.1. 频段及功能	11
2.2. 关键特性	12
2.3. 功能框图	14
2.4. 引脚分配图	16
2.5. 引脚描述表	18
2.6. 评估板套件	27
3 工作特性	28
3.1. 电源设计	28
3.1.1. 电源接口	28
3.1.2. 供电参考电路	28
3.1.3. 电压稳定性要求	29
3.2. PWRKEY 开机	30
3.3. 关机/重启	32
3.4. 电源输出	32
4 应用接口	33
4.1. USB 接口	33
4.1.1. Micro USB 接口	33
4.1.2. USB Type-A 接口	35
4.1.3. USB 接口设计注意事项	36
4.2. BOOT	36
4.3. SDIO/SD 卡接口	37
4.4. 调试 UART 接口	39
4.5. I2C 接口	40
4.6. SAI 接口	41
4.7. PDM 接口	41
4.8. ADC 接口	41
4.9. 视频输出接口	42
4.9.1. MIPI DSI 接口	42
4.9.2. LVDS 接口	44
4.9.3. LCDIF 接口	46
4.10. MIPI CSI 接口	48

4.10.1. MIPI 信号设计注意事项	50
4.11. RGMII 接口	51
4.12. GPIO 接口	55
5 射频特性	57
5.1. Wi-Fi、BLE 和 802.15.4	57
5.1.1. Wi-Fi 概述	58
5.1.2. BLE 概述	60
5.1.3. 802.15.4 概述	60
5.1.4. 参考设计	60
5.2. 射频信号线布线指导	61
5.3. 天线设计要求	63
5.4. 射频连接器推荐	63
6 电气性能和可靠性	66
6.1. 绝对最大额定值	66
6.2. 电源额定值	66
6.3. 功耗	67
6.4. 数字逻辑电平特性	68
6.5. 静电防护	69
6.6. 工作和存储温度	69
6.7. 散热设计	70
7 结构与规格	71
7.1. 机械尺寸	71
7.2. 推荐封装	73
7.3. 俯视图和底视图	74
8 存储、生产和包装	75
8.1. 存储条件	75
8.2. 生产焊接	76
8.3. 包装规格	77
8.3.1. 载带	77
8.3.2. 胶盘	78
8.3.3. 贴片方向	79
8.3.4. 包装流程	79
9 附录 参考文档及术语缩写	81

表格索引

表 1: 特殊符号	10
表 2: 基本信息	11
表 3: 频段及功能	11
表 4: 关键特性	12
表 5: 参数定义	18
表 6: 引脚描述	18
表 7: VBAT 和地引脚描述	28
表 8: PWRKEY 引脚描述	30
表 9: RESET_N 引脚描述	32
表 10: 电源信息	32
表 11: USB 接口引脚定义	33
表 12: 模块内部 USB 接口走线长度 (单位: mm)	36
表 13: BOOT 模式定义	36
表 14: SD 卡接口引脚定义	37
表 15: 模块内部 SD 卡接口走线长度 (单位: mm)	39
表 16: 调试 UART 接口引脚定义	39
表 17: I2C 接口引脚定义	40
表 18: PDM 接口引脚定义	41
表 19: ADC 接口引脚定义	41
表 20: MIPI DSI 接口引脚定义	42
表 21: LVDS 接口引脚定义	44
表 22: LCDIF 接口引脚定义	46
表 23: 模块内部 LCDIF 走线长度 (单位: mm)	47
表 24: MIPI CSI 接口引脚定义	49
表 25: 模块内部 MIPI 走线长度 (单位: mm)	50
表 26: RGMII 接口引脚定义	51
表 27: 模块内部 RGMII 走线长度 (单位: mm)	54
表 28: GPIO 引脚定义	55
表 29: 天线接口引脚定义	57
表 30: Wi-Fi、BLE 和 802.15.4 工作频段 (单位: GHz)	57
表 31: Wi-Fi 发射性能	58
表 32: Wi-Fi 接收性能	59
表 33: 蓝牙发射和接收性能指标 (单位: dBm)	60
表 34: 802.15.4 射频性能	60
表 35: 天线设计要求	63
表 36: 绝对最大额定值	66
表 37: 模块电源额定值	66
表 38: SRG093X-W 功耗	67
表 39: SRG093X 功耗	68
表 40: 数字逻辑电平特性 (单位: V)	68
表 41: ESD 耐受电压 (温度: 15~35 °C, 湿度: 30~60 %; 单位: kV)	69

表 42: 工作和存储温度（单位：°C）	69
表 43: 推荐的炉温测试控制要求	76
表 44: 载带尺寸表（单位：mm）	78
表 45: 胶盘尺寸表（单位：mm）	79
表 46: 参考文档	81
表 47: 术语缩写	81

图片索引

图 1: SRG093X 功能框图.....	14
图 2: SRG093X-W 功能框图.....	15
图 3: SRG093X 引脚分配（俯视图）.....	16
图 4: SRG093X-W 引脚分配（俯视图）.....	17
图 5: 电源输入参考设计图.....	29
图 6: 供电参考设计图.....	30
图 7: 开集驱动开机参考设计图.....	30
图 8: 按键开机参考设计图.....	31
图 9: PWRKEY 开机时序图.....	31
图 10: 关机时序图.....	32
图 11: Micro USB 接口参考设计图.....	34
图 12: USB Type-A 接口参考设计图.....	35
图 13: BOOT 模式参考设计图.....	37
图 14: SD 卡接口电路参考设计图.....	38
图 15: 电平转换芯片参考设计图（UART1）.....	40
图 16: MIPI LCM 接口参考设计图.....	43
图 17: MIPI LCM 接口外部背光驱动参考设计图.....	44
图 18: LVDS LCM 接口参考设计图.....	45
图 19: MIPI LCM 接口外部背光驱动参考设计图.....	46
图 20: 单摄像头应用参考设计图.....	49
图 21: RGMII 接口 PHY 使用外部晶体参考设计图.....	53
图 22: 天线接口参考设计.....	61
图 23: 两层 PCB 板微带线结构.....	61
图 24: 两层 PCB 板共面波导结构.....	62
图 25: 四层 PCB 板共面波导结构（参考地为第三层）.....	62
图 26: 四层 PCB 板共面波导结构（参考地为第四层）.....	62
图 27: 天线座尺寸（单位：mm）.....	64
图 28: 与天线座匹配的插头规格.....	64
图 29: 射频连接器安装图（单位：mm）.....	65
图 30: 散热片安装和固定示意图.....	70
图 31: 俯视及侧视尺寸图.....	71
图 32: 底部尺寸图.....	72
图 33: 推荐封装.....	73
图 34: SRG093X 俯视图和底视图.....	74
图 35: SRG093X-W 俯视图和底视图.....	74
图 36: 推荐的回流焊炉温曲线图.....	76
图 37: 载带尺寸图（单位：mm）.....	78
图 38: 胶盘尺寸图.....	78
图 39: 贴片方向.....	79
图 40: 包装流程.....	80

1 引言

本文档介绍了移远通信 SRG093X 系列模块的特性及其与您的应用相连接的硬件接口和空中接口，同时还提供了模块的硬件接口特性、射频特性、电气特性、机械规范和其他相关信息以便您快速了解本模块。

备注

为确保简洁性，对于本文档中同时适用于 SRG093X 和 SRG093X-W 的信息，所述模块将被统称为“模块”或“该模块”；对于涉及所述模块之间差异的信息，将被分别称为“SRG093X”和“SRG093X-W”。

1.1. 特殊符号

表 1：特殊符号

符号	定义
[...]	在引脚名称后的，包含数字范围的中括号（[...]）指代所有相同类型的引脚。例如：SDIO_DATA[0:3]代表四个 SDIO 引脚 SDIO_DATA0、SDIO_DATA1、SDIO_DATA2 和 SDIO_DATA3。

2 产品综述

SRG093X 系列是移远通信推出的新一代搭载 Linux/Zephyr 操作系统的短距离模块。该模块采用贴片式设计，封装紧凑，内部集成高性能双核 ARM Cortex A55 CPU，支持多种音视频解码器、音视频输入输出接口和 GPIO 接口。

表 2：基本信息

SRG093X 系列	
封装	LCC + LGA
引脚数	301
尺寸	(46.0 ±0.15) mm × (41.5 ±0.15) mm × (3.0 ±0.2) mm
重量	约 11.81 g
子型号	SRG093X、SRG093X-W

2.1. 频段及功能

表 3：频段及功能

无线网络制式	SRG093X-W	SRG093X
Wi-Fi 802.11a/b/g/n/ac/ax	● 2.4 GHz: 2.400~2.4835 GHz ● 5 GHz: 4.900~5.895 GHz	-
BLE 5.4	2.4 GHz: 2.400~2.4835 GHz	-
802.15.4	2.4 GHz: 2.400~2.4835 GHz	-

备注

模块硬件支持上述频段，实际应用可能受当地法规约束。

2.2. 关键特性

表 4：关键特性

特性	能力
应用处理器	● 双核 64 位 ARM Cortex-A55 处理器 ● 主频最高至 1.7 GHz ● 32 KB 一级缓存，每核 64 KB 二级缓存，256 KB 三级缓存
存储	16 GB eMMC + 1 GB LPDDR4X（默认）
操作系统	Linux/Zephyr
供电电压	● 3.3~5.0 V ● 典型值：3.4 V
USB 接口	2 × USB 2.0 主机接口：主机模式和从设备模式
SD 卡接口	● SRG093X 支持 SD2 及 SD3 接口 ● SRG093X-W 支持 SD2 接口 ● SD3 接口仅支持 1.8 V，SD2 接口支持 1.8/3.3 V ● 支持 SD 卡热插拔
UART 接口	● SRG093X 最多支持 8 组 UART ● SRG093X-W 最多支持 5 组 UART ● 数据传输速率：最高 5 Mbps 波特率
I2C 接口	● SRG093X 最多支持 8 组 I2C ● SRG093X-W 最多支持 7 组 I2C
SAI 接口	● SRG093X 最多支持 3 组 SAI 接口 ● SRG093X-W 最多支持 1 组 SAI 接口
PDM 接口	24 位 PDM 最多支持 8 个麦克风（4 通道）
ADC 接口	● 4 路通用 ADC 接口 ● 分辨率：最大 12 位
MIPI DSI 接口	● 最多支持 1 路 MIPI DSI：4 通道 MIPI DSI ● 数据传输速率：最高 1.5 Gbps/lane ● 最大输出分辨率 1920 × 1200 @ 60 fps
LVDS 接口	● 1 组 4 通道 LVDS 接口 ● 最大输出分辨率 1366 × 768 或 1280 × 800 @ 60 fps
LCDIF 接口 （仅 SRG093X 支持）	最高 24-bit 输出，最大输出分辨率 1366 × 768 或 1280 × 800 @ 60 fps
MIPI CSI 接收接口	● 1 路 2 通道 MIPI CSI ● 数据传输速率：最高 1.5 Gbps/lane
RGMII 接口	最多支持 2 组 RGMII 接口
天线接口	● Wi-Fi/BLE/15.4 天线接口（ANT_WIFI/BLE/15.4）

(仅 SRG093X-W 支持)	● BLE/15.4 天线接口 (ANT_BLE/15.4) ● 50 Ω 特性阻抗
WLAN 特性 (仅 SRG093X-W 支持)	● 工作模式: AP 和 STA ● 工作频率: 2.4 GHz、5 GHz ● 协议特征: IEEE 802.11a/b/g/n/ac/ax ● 数据传输速率: 理论最高达 143.4 Mbps
蓝牙特性 (仅 SRG093X-W 支持)	● <i>Bluetooth Core Specification Version 5.4</i> ● 低功耗蓝牙 5.4
802.15.4 特性 (仅 SRG093X-W 支持)	Zigbee/Thread 协议: IEEE 802.15.4
实时时钟	支持
温度范围	● 正常工作温度¹: -40 ~ +85 °C ● 存储温度: -40 ~ +90 °C
固件升级	● USB 2.0 接口 ● OTA
RoHS	所有器件完全符合 EU RoHS 标准

¹ 当模块在此温度范围工作时, 模块的相关性能满足 IEEE 标准要求。

2.3. 功能框图

下图为 SRG093X 的功能框图，包含模块主要功能器件：




图 1：SRG093X 功能框图

下图为 SRG093X-W 的功能框图，包含模块主要功能器件：




图 2: SRG093X-W 功能框图

备注

仅 SRG093X-W 支持 ANT_BLE/15.4 和 ANT_WIFI/BLE/15.4。

2.4. 引脚分配图




图 3: SRG093X 引脚分配 (俯视图)




图 4：SRG093X-W 引脚分配（俯视图）

备注

1. 所有 RESERVED 引脚和不用的引脚需悬空，除非另有说明。
2. 所有 GND 引脚需连接到地。
3. 确保开机前除模块输入供电引脚外，其他引脚无灌电。

2.5. 引脚描述表

表 5: 参数定义

参数	描述
AI	模拟输入
AO	模拟输出
AIO	模拟输入/输出
DI	数字输入
DO	数字输出
DIO	数字输入/输出
OD	漏极开路
PI	电源输入
PO	电源输出
PD	下拉
PU	上拉
Hi-Z	高阻态
L	低电平

下表的 DC 特性列包含了电压域和额定电流信息:

表 6: 引脚描述

电源接口						
引脚名	引脚号	复位状态	I/O	描述	DC 特性	备注
VBAT	160~164	-	PI	模块主电源	Vmin = 3.3 V Vnom = 3.4 V Vmax = 5 V	必须提供至少 3 A 的电流。
VDD_3V3	156	-	PO	模块内部 PMIC 输出的 3.3 V 电源	Vnom = 3.3 V Iomax = 500 mA	

VDD_1V8	157	-	PO	模块内部 PMIC 输出的 1.8 V 电源	Vnom = 1.8 V Iomax = 50 mA	
SRG093X-W 射频天线接口						
引脚名	引脚号	复位状态	I/O	描述	DC 特性	备注
ANT_BLE/15.4	2	-	AIO	BLE/802.15.4 天线接口		可选。 50 Ω 特性阻抗。
ANT_WIFI/BLE/15.4	167	-	AIO	Wi-Fi/BLE/802.15.4 天线接口		50 Ω 特性阻抗。
SDIO 接口						
引脚名	引脚号	复位状态	I/O	描述	DC 特性	备注
SD3_DATA3	66	PD	DIO	SDIO 数据位 3	Vnom = 1.8 V VILmin = 1.62 V VILmax = 1.98 V VOLmin = 1.62 V VOLmax = 1.98 V	SRG093X-W 为 RESERVED。
SD3_DATA2	67	PD	DIO	SDIO 数据位 2		
SD3_DATA1	68	PD	DIO	SDIO 数据位 1		
SD3_DATA0	69	PD	DIO	SDIO 数据位 0		
SD3_CMD	71	PD	DIO	SDIO 命令		
SD3_CLK	72	PD	DO	SDIO 时钟		
Micro SD 卡接口						
引脚名	引脚号	复位状态	I/O	描述	DC 特性	备注
SD_VDD	148	-	PO	SD 卡供电电源	Vnom = 3.3 V Iomax = 400 mA	用于 micro SD 卡供电。电压值与 VDD_3V3 相同。
SD_PU_VDD	149	-	PO	SD 卡上拉电源；输出 1.8/3.3 V	高电压： Vnom = 3.3 V 低电压： Vnom = 1.8 V	默认 3.3 V。
SD2_DATA3	80	PD	DIO	SDIO 数据位 3	SD_PU_VDD	
SD2_DATA2	79	PD	DIO	SDIO 数据位 2		
SD2_DATA1	78	PD	DIO	SDIO 数据位 1		
SD2_DATA0	77	PD	DIO	SDIO 数据位 0		

SD2_CMD	75	PD	DIO	SD 卡命令		
SD2_CLK	74	PD	DO	SD 卡时钟		
SD_DET	81	PD	DI	SD 卡热插拔检测		
MIPI CSI 接口						
引脚名	引脚号	复位状态	I/O	描述	DC 特性	备注
CSI_LN1_P	115	Hi-Z	AI	MIPI CSI 数据 1 (+)	V _{IL} min = 1.71 V V _{nom} = 1.8 V V _{IL} max = 1.89 V	
CSI_LN1_N	114	Hi-Z	AI	MIPI CSI 数据 1 (-)		
CSI_LN0_P	108	Hi-Z	AI	MIPI CSI 数据 0 (+)		
CSI_LN0_N	109	Hi-Z	AI	MIPI CSI 数据 0 (-)		
CSI_CLK_P	112	Hi-Z	AI	MIPI CSI 时钟 (+)		
CSI_CLK_N	111	Hi-Z	AI	MIPI CSI 时钟 (-)		
MIPI DSI 接口						
引脚名	引脚号	复位状态	I/O	描述	DC 特性	备注
DSI_LN0_P	130	Hi-Z	AO	LCD MIPI 数据 0 (+)	V _{OL} min = 1.71 V V _{nom} = 1.8 V V _{OL} max = 1.89 V	
DSI_LN0_N	129	Hi-Z	AO	LCD MIPI 数据 0 (-)		
DSI_LN1_P	127	Hi-Z	AO	LCD MIPI 数据 1 (+)		
DSI_LN1_N	126	Hi-Z	AO	LCD MIPI 数据 1 (-)		
DSI_CLK_P	124	Hi-Z	AO	LCD MIPI 时钟 (+)		
DSI_CLK_N	123	Hi-Z	AO	LCD MIPI 时钟 (-)		
DSI_LN2_P	121	Hi-Z	AO	LCD MIPI 数据 2 (+)		
DSI_LN2_N	120	Hi-Z	AO	LCD MIPI 数据 2 (-)		
DSI_LN3_P	118	Hi-Z	AO	LCD MIPI 数据 3 (+)		

DSI_LN3_N	117	Hi-Z	AO	LCD MIPI 数据 3 (-)		
LVDS 接口						
引脚名	引脚号	复位状态	I/O	描述	DC 特性	备注
LVDS_CLK_P	140	Hi-Z	AO	LVDS 时钟 (+)		
LVDS_CLK_N	139	Hi-Z	AO	LVDS 时钟 (-)		
LVDS_LN0_P	134	Hi-Z	AO	LVDS 数据 0(+)		
LVDS_LN0_N	133	Hi-Z	AO	LVDS 数据 0(-)		
LVDS_LN1_P	137	Hi-Z	AO	LVDS 数据 1(+)	V _{OLmin} = 1.71 V V _{nom} = 1.8 V V _{OLmax} = 1.89 V	
LVDS_LN1_N	136	Hi-Z	AO	LVDS 数据 1(-)		
LVDS_LN2_P	143	Hi-Z	AO	LVDS 数据 2(+)		
LVDS_LN2_N	142	Hi-Z	AO	LVDS 数据 2(-)		
LVDS_LN3_P	146	Hi-Z	AO	LVDS 数据 3(+)		
LVDS_LN3_N	145	Hi-Z	AO	LVDS 数据 3(-)		
USB 接口						
引脚名	引脚号	复位状态	I/O	描述	DC 特性	备注
USB1_VBUS	105	-	DI	USB1 插入检测	V _{nom} = 3.3 V	不支持对外供电。 须预留测试点。
USB1_DM	102	-	AIO	USB1 2.0 差分数据 (-)	V _{ILmin} = 3.069 V V _{ILmax} = 3.45 V	
USB1_DP	101	-	AIO	USB1 2.0 差分数据 (+)	V _{OLmin} = 3.069 V V _{OLmax} = 3.45 V	须预留测试点。
USB1_ID	106	-	DI	USB1 ID 检测	V _{ILmin} = 1.71 V V _{nom} = 1.8 V V _{ILmax} = 1.89 V	
USB2_VBUS	104	-	DI	USB2 插入检测	V _{nom} = 3.3 V	不支持对外供电。 须预留测试点。
USB2_DM	63	-	AIO	USB2 2.0 差分数据 (-)	V _{ILmin} = 3.069 V V _{ILmax} = 3.45 V	
USB2_DP	64	-	AIO	USB2 2.0 差分数据 (+)	V _{OLmin} = 3.069 V V _{OLmax} = 3.45 V	须预留测试点。
USB2_ID	85	-	DI	USB2 ID 检测	V _{ILmin} = 1.71 V V _{nom} = 1.8 V V _{ILmax} = 1.89 V	

I2C 接口

引脚名	引脚号	复位状态	I/O	描述	DC 特性	备注
I2C1_SCL	13	PD	OD	I2C1 串行时钟	Vnom = 1.8 V	
I2C1_SDA	12	PD	OD	I2C1 串行数据	VILmin = 1.62 V VILmax = 1.98 V	
I2C2_SCL	220	PD	OD	I2C2 串行时钟	VOLmin = 1.62 V	
I2C2_SDA	221	PD	OD	I2C2 串行数据	VOLmax = 1.98 V	

调试 UART 接口

引脚名	引脚号	复位状态	I/O	描述	DC 特性	备注
UART1_TXD	4	PD	DO	调试 UART1 发送	Vnom = 1.8 V	Cortex-A55 调试 UART。默认波特率 115200 bps。须预留测试点。
UART1_RXD	5	PD	DI	调试 UART1 接收	VILmin = 1.62 V VILmax = 1.98 V	
UART2_TXD	6	PD	DO	调试 UART2 发送	VOLmin = 1.62 V	Cortex-M33 调试 UART。默认波特率 115200 bps。须预留测试点。
UART2_RXD	7	PD	DI	调试 UART2 接收	VOLmax = 1.98 V	

SAI 接口

引脚名	引脚号	复位状态	I/O	描述	DC 特性	备注
SAI_TXFS	52	PD	DO	SAI 帧同步	Vnom = 1.8 V	SRG093X-W 为 RESERVED。
SAI_TXC	55	PD	DO	SAI 时钟	VILmin = 1.62 V VILmax = 1.98 V	
SAI_TXD	54	PD	DO	SAI 数据发送	VOLmin = 1.62 V	SRG093X-W 为 RESERVED。
SAI_RXD	53	PD	DI	SAI 数据接收	VOLmax = 1.98 V	

PDM 接口

引脚名	引脚号	复位状态	I/O	描述	DC 特性	备注
PDM_CLK	204	PD	DO	PDM 时钟	Vnom = 1.8 V VILmin = 1.62 V	
PDM_DATA0	202	PD	DI	PDM 数据 0	VILmax = 1.98 V	
PDM_DATA1	200	PD	DI	PDM 数据 1	VOLmin = 1.62 V VOLmax = 1.98 V	

RGMII 接口

引脚名	引脚号	复位状态	I/O	描述	DC 特性	备注
RGMII1_MDC	30	PD	DO	RGMII1 管理数据时钟	V _{nom} = 1.8 V V _{ILmin} = 1.62 V V _{ILmax} = 1.98 V V _{OLmin} = 1.62 V V _{OLmax} = 1.98 V	
RGMII1_MDIO	29	PD	DIO	RGMII1 管理数据输入/输出		
RGMII1_TX0	33	PD	DO	RGMII1 发送数据位 0		
RGMII1_TX1	36	PD	DO	RGMII1 发送数据位 1		
RGMII1_TX2	35	PD	DO	RGMII1 发送数据位 2		
RGMII1_TX3	34	PD	DO	RGMII1 发送数据位 3		
RGMII1_TXC	32	PD	DO	RGMII1 发送时钟		
RGMII1_TX_CTL	31	PD	DO	RGMII1 发送控制		
RGMII1_RX0	23	PD	DI	RGMII1 接收数据位 0		
RGMII1_RX1	27	PD	DI	RGMII1 接收数据位 1		
RGMII1_RX2	26	PD	DI	RGMII1 接收数据位 2		
RGMII1_RX3	28	PD	DI	RGMII1 接收数据位 3		
RGMII1_RXC	25	PD	DI	RGMII1 接收时钟		
RGMII1_RX_CTL	24	PD	DI	RGMII1 接收控制		
RGMII2_MDC	224	PD	DO	RGMII2 管理数据时钟		
RGMII2_MDIO	225	PD	DIO	RGMII2 管理数据输入/输出		
RGMII2_TX0	226	PD	DO	RGMII2 发送数据位 0		
RGMII2_TX1	227	PD	DO	RGMII2 发送数据位 1		
RGMII2_TX2	229	PD	DO	RGMII2 发送数据位 2		
RGMII2_TX3	228	PD	DO	RGMII2 发送数据位 3		
RGMII2_TXC	230	PD	DO	RGMII2 发送时钟		

RGMII2_TX_CTL	231	PD	DO	RGMII2 发送控制
RGMII2_RX0	232	PD	DI	RGMII2 接收数据位 0
RGMII2_RX1	233	PD	DI	RGMII2 接收数据位 1
RGMII2_RX2	234	PD	DI	RGMII2 接收数据位 2
RGMII2_RX3	235	PD	DI	RGMII2 接收数据位 3
RGMII2_RXC	236	PD	DI	RGMII2 接收时钟
RGMII2_RX_CTL	237	PD	DI	RGMII2 接收控制

GPIO 接口

引脚名	引脚号	复位状态	I/O	描述	DC 特性	备注
GPIO_0	98	PD	DIO	通用输入/输出	V _{nom} = 1.8 V V _{ILmin} = 1.62 V V _{ILmax} = 1.98 V V _{OLmin} = 1.62 V V _{OLmax} = 1.98 V	SRG093X-W 为 RESERVED。
GPIO_1	97	PD	DIO	通用输入/输出		
GPIO_2	95	PD	DIO	通用输入/输出		
GPIO_3	94	PD	DIO	通用输入/输出		
GPIO_4	88	PD	DIO	通用输入/输出		
GPIO_5	89	PD	DIO	通用输入/输出		
GPIO_6	90	PD	DIO	通用输入/输出		
GPIO_7	92	PD	DIO	通用输入/输出		
GPIO_8	60	PD	DIO	通用输入/输出		
GPIO_9	59	PD	DIO	通用输入/输出		
GPIO_10	58	PD	DIO	通用输入/输出		
GPIO_11	57	PD	DIO	通用输入/输出		
GPIO_12	61	PD	DIO	通用输入/输出		
GPIO_13	91	PD	DIO	通用输入/输出		
GPIO_14	9	PD	DIO	通用输入/输出		
GPIO_15	10	PD	DIO	通用输入/输出		

GPIO_16	19	PD	DIO	通用输入/输出	SRG093X-W 为 RESERVED。
GPIO_17	18	PD	DIO	通用输入/输出	
GPIO_18	42	PD	DIO	通用输入/输出	
GPIO_19	21	PD	DIO	通用输入/输出	
GPIO_20	20	PD	DIO	通用输入/输出	
GPIO_21	41	PD	DIO	通用输入/输出	SRG093X-W 为 RESERVED。
GPIO_22	40	PD	DIO	通用输入/输出	
GPIO_23	39	PD	DIO	通用输入/输出	
GPIO_24	38	PD	DIO	通用输入/输出	
GPIO_25	84	PD	DIO	通用输入/输出	
GPIO_26	17	PD	DIO	通用输入/输出	SRG093X-W 为 RESERVED。
GPIO_27	83	PD	DIO	通用输入/输出	
GPIO_28	14	PD	DIO	通用输入/输出	
GPIO_29	15	PD	DIO	通用输入/输出	

CCM CLK 接口

引脚名	引脚号	复位状态	I/O	描述	DC 特性	备注
CCM_CLKO1	196	L	DO	CCM 时钟 1	Vnom = 1.8 V	SRG093X-W 为 RESERVED。
CCM_CLKO2	198	L	DO	CCM 时钟 2	VILmin = 1.62 V VILmax = 1.98 V	
CCM_CLKO3	194	PD	DO	CCM 时钟 3	VOLmin = 1.62 V	
CCM_CLKO4	192	PD	DO	CCM 时钟 4	VOLmax = 1.98 V	

JTAG 接口

引脚名	引脚号	复位状态	I/O	描述	DC 特性	备注
JTAG_TDO	47	-	DO	JTAG 测试数据输出	Vnom = 1.8 V	SRG093X-W 为 RESERVED。
JTAG_TDI	48	PU	DI	JTAG 测试数据输入	VILmin = 1.62 V VILmax = 1.98 V	
JTAG_TMS	49	PU	DI	JTAG 测试模式选择	VOLmin = 1.62 V VOLmax = 1.98 V	

JTAG_TCK	50	PD	DI	JTAG 测试时钟		
ADC 接口						
引脚名	引脚号	复位状态	I/O	描述	DC 特性	备注
ADC0	186	-	AI	通用 ADC0 接口	Vnom = 1.8 V VILmin = 1.71 V VILmax = 1.89 V	输入电压范围 0~1.8 V。
ADC1	187	-	AI	通用 ADC1 接口		
ADC2	188	-	AI	通用 ADC2 接口		
ADC3	189	-	AI	通用 ADC3 接口		
其他接口						
引脚名	引脚号	复位状态	I/O	描述	DC 特性	备注
PMIC_INT	152	PU	DO	PMIC 中断请求	Vnom = 1.8 V	SRG093X-W 为 RESERVED。
RESET_N	153	PU	DI	模块复位	VILmin = 1.62 V	低电平有效。
POR_B	154	-	DO	PMIC 上电完成指示器	VILmax = 1.98 V VOLmin = 1.62 V	系统完成上电后输出高电平。
PWRKEY	99	PU	DI	模块开/关机	VOLmax = 1.98 V	低电平有效。
外部射频共存接口						
引脚名	引脚号	复位状态	I/O	描述	DC 特性	备注
WCI-2_SIN/ EXT_STATE	174	PU	DI	外部射频共存输入；外部射频状态输入	Vnom = 1.8 V VILmin = 1.71 V VILmax = 1.89 V VOLmin = 1.71 V VOLmax = 1.89 V	SRG093X 为 RESERVED。
WCI-2_SOUT/ EXT_FREQ	175	PU	DIO	外部射频共存输出；外部射频共存输入		
EXT_REQ	177	PU	DI	外部射频共存请求		
EXT_PRI	178	PU	DI	外部射频输入优先级		
EXT_GNT	179	PU	DO	外部射频共存输出		
预留引脚						
引脚名	引脚号					备注
RESERVED	43、44、151、207、209、210~218					保持悬空。

地引脚		
引脚名	引脚号	备注
GND	1、3、8、11、16、22、37、45、46、51、56、62、65、70、73、76、82、86、87、93、96、100、103、107、110、113、116、119、122、125、128、131、132、135、138、141、144、147、150、155、158、159、165、166、168~173、176、180~185、190、191、193、195、197、199、201、203、205、206、208、219、222、223、238~301	保持接地。

备注

为降低模块损坏概率、延长模块使用寿命，请勿频繁上下电。

2.6. 评估板套件

移远通信提供评估板（SR-IMXM-EVB）及相关配件，用于模块的开发和测试。更多详细信息，请参考文档 [1]。

3 工作特性

3.1. 电源设计

3.1.1. 电源接口

模块共有 5 个 VBAT 电源引脚用于连接外部电源，电源供电电压为 3.3~5.0 V，推荐值为 3.4 V。

表 7：VBAT 和地引脚描述

引脚名	引脚号	I/O	描述	备注
VBAT	160、161、162、163、164	PI	模块主电源	必须提供至少 3 A 的电流。
GND	1、3、8、11、16、22、37、45、46、51、56、62、65、70、73、76、82、86、87、93、96、100、103、107、110、113、116、119、122、125、128、131、132、135、138、141、144、147、150、155、158、159、165、166、168~173、176、180~185、190、191、193、195、197、199、201、203、205、206、208、219、222、223、238~301			保持接地。

3.1.2. 供电参考电路

电源设计对模块性能至关重要。必须选择至少能够提供 3 A 电流能力的电源。若输入电压与模块供电电压之间的电压差较小，则建议选择使用 LDO；若输入与供电电压之间的电压差较大，则建议使用开关电源转换器。

下图是 LDO 供电电路的参考设计：




图 5: 电源输入参考设计图

备注

为避免损坏模块内部存储芯片中的数据，不要在模块正常工作时通过关断电源来使模块关机。只有当模块通过 PWRKEY 关机后，才能关断电源。

3.1.3. 电压稳定性要求

模块的电源电压推荐值为 3.4 V。VBAT 电源的性能，比如负载能力、纹波大小等，都会直接影响模块的性能和稳定性。极限情况下，模块耗流有可能达到 3 A 左右的瞬时峰值，若此时供电能力不足，则会存在电压跌落。如果电压跌落到 3.3 V 以下，则会造成模块自动关闭等异常现象。因此，需要确保输入电压不低于 3.3 V。

为保证模块的供电电压不跌落到 3.3 V 以下，在靠近模块 VBAT 引脚的位置并联一个低 ESR 的 100 μF 旁路电容，以及 4.7 μF、100 nF、33 pF 和 10 pF 的滤波电容，并建议 VBAT 的 PCB 走线尽量短且足够宽，以减小 VBAT 走线的等效阻抗，确保模块处于最大发射功率时，大电流的情况下也不会产生太大的电压跌落。建议 VBAT 走线宽度不少于 3 mm，且走线越长，线宽越宽。另外，请保持电源部分的地平面尽量完整。

为抑制电源波动和冲击，确保输出电源的稳定，需要在电源前端增加大功率 TVS 管。如未添加 TVS 管，输入电源上的浪涌可能导致模块出现损坏。参考电路如下：




图 6：供电参考设计图

3.2. PWRKEY 开机

表 8：PWRKEY 引脚描述

引脚名	引脚号	I/O	描述	备注
PWRKEY	99	DI	模块开/关机	低电平有效。

VBAT 上电后，在关机状态下，短暂接地（GND）会导致内部电源管理状态机将状态切换为开机（ON）。持续接地约 8 秒或更长时间会导致强制关机。




图 7：开集驱动开机参考设计图

也可以直接通过按键开关来控制 PWRKEY，为防止接触产生的静电冲击，因此按键附近需放置一个 TVS 管，并且串联 1 kΩ 电阻到 PWRKEY 用于 ESD 防护。




图 8：按键开机参考设计图




图 9：PWRKEY 开机时序图

备注

1. 首次上电时的开机时序可能与上图有所差异。
2. PWRKEY 和 RESET_N 在模块内部通过 100 kΩ 电阻上拉。

3.3. 关机/重启

表 9: RESET_N 引脚描述

引脚名	引脚号	I/O	描述	备注
RESET_N	153	DI	模块复位	低电平有效。

模块 VBAT 上电自动开机，通过拉低 PWRKEY 8 s 以上可实现模块关机动作。也可以通过拉低 RESET_N 超过 8 s 来实现重启，重启时序与图9所示开机时序相同。




图 10: 关机时序图

3.4. 电源输出

模块具备多路电源输出，用于为外设供电。在实际应用中，建议并联 10 pF 和 33 pF 的电容以去除高频干扰。

表 10: 电源信息

引脚名	默认电压 (V)	驱动电流 (mA)	挂起状态
VDD_3V3	3.3	500	ON
VDD_1V8	1.8	50	ON
SD_VDD	3.3	400	ON
SD_PU_VDD	3.3	50	ON

4 应用接口

4.1. USB 接口

模块提供 2 个 USB 2.0 接口。USB 2.0 支持高速模式，最高速率 480 Mbps。

USB 接口：

- USB 2.0 协议规范
- USB OTG 功能
- 主机模式和从设备模式
- 可用于 AT 命令通信、数据传输、软件调试和固件升级

表 11：USB 接口引脚定义

引脚名	引脚号	I/O	描述	备注
USB1_VBUS	105	DI	USB1 插入检测	不支持对外供电。 须预留测试点。
USB1_DM	102	AIO	USB1 2.0 差分数据 (-)	须预留测试点。
USB1_DP	101	AIO	USB1 2.0 差分数据 (+)	
USB1_ID	106	DI	USB1 ID 检测	
USB2_VBUS	104	DI	USB2 插入检测	不支持对外供电。 须预留测试点。
USB2_DM	63	AIO	USB2 2.0 差分数据 (-)	须预留测试点。
USB2_DP	64	AIO	USB2 2.0 差分数据 (+)	
USB2_ID	85	DI	USB2 ID 检测	

4.1.1. Micro USB 接口

USB1_DP/USB1_DM 是默认的系统固件烧写口，如果不使用该接口，请务必在调试与生产过程中预留此接口并预留测试点，否则将会无法调试及生产烧写固件。

USB1_ID 内部有约 200 kΩ 电阻上拉到 1.8 V。

USB1_VBUS 是 OTG 和从设备模式检测脚，高电平有效，其电压范围为 3.069~3.45 V，典型值 3.3 V，建议在 USB1_VBUS 引脚处放置一个 100 nF 电容。

USB1 可以设置以下三种模式：

- OTG 模式（默认）：USB1 可根据 USB1_ID 脚状态自动切换从设备模式和主机模式。USB1_ID 处于高电平则 USB1 为从设备模式，处于低电平则为主机模式。处于从设备模式时，模块还会判断 USB1_VBUS 脚是否为高电平，如果为高电平，才会拉高 USB1_DP，开始枚举；
- 从设备模式：设置为此模式时，无需关注 USB1_ID 脚状态，模块只需判断 USB1_VBUS 脚是否为高电平，如果为高电平，才会拉高 USB1_DP，开始枚举；
- 主机模式：设置为此模式时，无需关注 USB1_ID 和 USB1_VBUS 脚状态。（如果只需主机模式，但又需要在调试与生产过程中使用 USB1_DP/USB1_DM 进行系统固件烧写，则需在烧写时，将 USB1 设置为从设备模式，此时 USB1_VBUS 信号也应参考文档 [2] 和引脚描述来连接。）

在 U-Boot 启动前默认为从设备模式；U-Boot 启动后，可根据实际需求配置这三种模式。

通过 USB1 实现的 Micro USB 接口参考电路如下所示：




图 11：Micro USB 接口参考设计图

备注

1. 为抑制电磁辐射，可以考虑在 USB1_DP/USB1_DM 信号线上预留共模电感（共模扼流圈），其它 USB 2.0 接口也可参考处理。
2. 上图中的肖特基二极管用于防倒灌，对于 VBUS 输出供电能力会有影响，如对供电能力有要求，建议选用支持防倒灌的电源芯片。

4.1.2. USB Type-A 接口

通过 USB 实现的 USB Type-A 接口参考电路如下所示：




图 12: USB Type-A 接口参考设计图

备注

1. USB Type-C 设计需要外接 CC 逻辑芯片，详情请联系移远通信技术支持。
2. USB1、USB2 接口的 Type-A 设计可以参考上图。
3. 为抑制电磁辐射，可以考虑在 USB_DP/USB_DM 信号线上预留共模电感（共模扼流圈），其它 USB 2.0 接口也可参考处理。

4.1.3. USB 接口设计注意事项

为确保性能，USB 接口的电路设计应遵循以下原则：

- USB 数据走线需包线处理，走 $90\ \Omega$ 的阻抗差分线。
- 对于 USB 2.0，每个信号线走线总长度不超过 250 mm，每组差分对内（P/M）的走线长度差不超过 0.5 mm。
- USB 2.0 的 DP、DM 间距需满足 1~2 倍线宽，与其他信号线的间距需满足 3 倍线宽。
- 建议 USB 信号线走内层差分走线且立体包地，且需要远离电源线、晶振、磁性装置，敏感信号如射频信号、模拟信号，以及由时钟、DC-DC 等产生的噪声信号。
- USB 信号线下的参考地必须是连续的。USB 信号线下不得有任何切割或孔洞，以确保阻抗的连续性。
- 在靠近 USB 接口处预留 ESD 防护器件，但要注意 ESD 防护器件的寄生电容对 USB 数据走线的影响。一般情况下，建议 USB 2.0 ESD 防护器件的寄生电容不超过 3 pF。

表 12：模块内部 USB 接口走线长度（单位：mm）

引脚名	引脚号	长度	长度差（P-M）
USB1_DP	101	9.3102	0.2356
USB1_DM	102	9.0746	
USB2_DP	64	42.6439	-0.4681
USB2_DM	63	43.112	

4.2. BOOT

在上电完成进入启动状态瞬间，模块会检测 UART1_TXD、UART2_TXD、SAI_TXFS 和 SAI_TXD 的电平高低，进入相应 BOOT 模式；进入 U-Boot 后释放为正常功能。当模块的引脚 SAI_TXD，SAI_TXFS，UART2_TXD，UART1_TXD 配置成 0010 时，为模块正常启动模式；配置成 0001 时，为 USB1 下载模式。正常使用时，默认只需要配置 0010 和 0001 两种模式。

表 13：BOOT 模式定义

引脚名	引脚号	I/O	正常启动模式电平	USB1 下载模式电平
UART1_TXD	4	DI	0	1
UART2_TXD	6	DI	1	0

SAI_TXFS	52	DI	0	0
SAI_TXD	54	DI	0	0




图 13: BOOT 模式参考设计图

备注

当 BOOT 模式复用其它功能时，在硬件设计时需注意上电电平是否会影响 BOOT 模式。

4.3. SDIO/SD 卡接口

模块的 SDIO/SD 卡接口支持 SD 3.0 协议：

- SRG093X 支持 SD2 及 SD3 接口
- SRG093X-W 支持 SD2 接口

表 14: SD 卡接口引脚定义

引脚名	引脚号	I/O	描述	DC 特性
SD_VDD	148	PO	SD 卡供电电源	Vnom = 3.3 V Iomax = 400 mA
SD_PU_VDD	149	PO	SD 卡上拉电源；	高电压：

输出 1.8/3.3 V				Vnom = 3.3 V
				低电压: Vnom = 1.8 V
SD2_DATA3	80	DIO	SDIO 数据位 3	SD_PU_VDD
SD2_DATA2	79	DIO	SDIO 数据位 2	
SD2_DATA1	78	DIO	SDIO 数据位 1	
SD2_DATA0	77	DIO	SDIO 数据位 0	
SD2_CMD	75	DIO	SD 卡命令	
SD2_CLK	74	DO	SD 卡时钟	
SD_DET	81	DI	SD 卡热插拔检测	




图 14: SD 卡接口电路参考设计图

SD_VDD 是 SD 卡外设供电电源，其最大能够提供约 400 mA 电流。由于供电电流较大，建议走线宽度不少于 0.4 mm。为提供稳定的供电电流，需要在 SD 卡连接器旁并联 4.7 μ F 和 33 pF 的电容。

SD2_CMD、SD2_CLK 和 SD2_DATA[0:3]信号线均为高速信号线，设计 PCB 时，这些信号线需要做好 50 Ω 的阻抗控制，并做好屏蔽处理，且不要与其他走线交叉。走线尽量放在内层，立体包地并做等长处理，SD2_CLK 信号线另需单独包地。

布线指导：

- 阻抗需控制为 $50\ \Omega \pm 10\%$ ，并做好屏蔽处理。
- SD2_CLK 与 SD2_CMD/SD2_DATA 的走线长度差小于 3 mm。
- SD2_CLK 频率小于等于 50 MHz 时，信号线长需小于 150 mm；SD2_CLK 频率大于 50 MHz 时，信号线长需小于 100 mm。
- SD 信号线之间间隔要求大于等于 2 倍线宽，与其它信号线之间的间隔需确保 3 倍线宽。
- SD2_DATA[0:3]、SD2_CLK、SD2_CMD 信号线上的负载电容要求：SD 2.0 模式小于 9 pF，SD 3.0 模式小于 1 pF。

表 15：模块内部 SD 卡接口走线长度（单位：mm）

引脚号	引脚名	长度	与 SD_CLK 长度差
SD2_CLK	74	17.9567	-
SD2_CMD	75	17.9772	0.0095
SD2_DATA0	77	17.7310	0.2257
SD2_DATA1	78	17.7825	0.1742
SD2_DATA2	79	17.5516	0.4051
SD2_DATA3	80	17.6308	0.3259

4.4. 调试 UART 接口

SRG093X-W 最多支持 5 组 UART，其中 2 组为默认 UART，其余为复用 UART；SRG093X 最多支持 8 组 UART，其中 2 组默认 UART，其余为复用 UART。本文档仅列出引脚命名为 UART 功能的接口，复用详情可参考文档 [3]。

UART 特性：可编程波特率高达 5 Mbps。

表 16：调试 UART 接口引脚定义

引脚名	引脚号	I/O	描述	备注
UART1_TXD	4	DO	调试 UART1 发送	Cortex-A55 调试 UART。 默认波特率 115200 bps。 须预留测试点。
UART1_RXD	5	DI	调试 UART1 接收	
UART2_TXD	6	DO	调试 UART2 发送	Cortex-M33 调试 UART。 默认波特率 115200 bps。

UART2_RXD	7	DI	调试 UART2 接收	须预留测试点。
-----------	---	----	-------------	---------

UART 电平为 1.8 V。如果与通信的 UART 电平不匹配，则需进行电平转换：




图 15：电平转换芯片参考设计图（UART1）

备注

电平转换参考电路（[图 15](#)）以 UART1 为例，UART2 的电平转换电路与 UART1 连接方式相同。

4.5. I2C 接口

SRG093X 最多支持 8 组 I2C 接口，其中 2 组默认 I2C，其余为复用 I2C。SRG093X-W 最多支持 7 组 I2C 接口，其中 2 组默认 I2C，其余为复用 I2C。本文档仅列出引脚命名为 I2C 功能的接口，复用详情可参考[文档 \[3\]](#)。所有 I2C 接口均属于开漏输出，外部电路必须加上拉电阻，接口参考电压域为 1.8 V。

I2C 特性：

- I2C 总线主模式。
- 软件可编程时钟频率和传输速率最高 5000 kbps。

表 17：I2C 接口引脚定义

引脚名	引脚号	I/O	描述
I2C1_SCL	13	OD	I2C1 串行时钟
I2C1_SDA	12	OD	I2C1 串行数据
I2C2_SCL	220	OD	I2C2 串行时钟

I2C2_SDA	221	OD	I2C2 串行数据
----------	-----	----	-----------

4.6. SAI 接口

SRG093X 最多支持 3 组 SAI 接口，3 组均为复用 SAI；SRG093X-W 最多支持 1 组复用 SAI。复用详情可参考文档 [3]。

4.7. PDM 接口

模块提供 1 组 PDM 数字音频接口，最多支持 8 通道 PDM 格式音频输入，比特率 24-bit。

表 18：PDM 接口引脚定义

引脚名	引脚号	I/O	描述
PDM_CLK	204	DO	PDM 时钟
PDM_DATA0	202	DI	PDM 数据 0
PDM_DATA1	200	DI	PDM 数据 1

4.8. ADC 接口

模块提供了 4 路 12 位通用模数转换接口（ADC 接口），采样率为 1 MS/s。

表 19：ADC 接口引脚定义

引脚名	引脚号	I/O	描述	备注
ADC0	186	AI	通用 ADC0 接口	输入电压范围 0~1.8 V。
ADC1	187	AI	通用 ADC1 接口	
ADC2	188	AI	通用 ADC2 接口	
ADC3	189	AI	通用 ADC3 接口	

4.9. 视频输出接口

模块内置了一个 LCDIF 接口，可驱动三个显示器中的任意一个，或将同一输出驱动到多个显示器：

- MIPI DSI：最高支持 1920 × 1200 @ 60 Hz
- LVDS 发送：最高支持 1366 × 768 @ 60 Hz 或 1280 × 800 @ 60 Hz
- 并行 RGB 显示：最高支持 1366 × 768 @ 60 Hz 或 1280 × 800 @ 60 Hz

4.9.1. MIPI DSI 接口

模块提供一个 4 通道 MIPI DSI 显示接口，像素来自 LCDIF 接口。MIPI DSI（控制器和 PHY）的主要特性包括：

- 符合 MIPI DSI V1.2 和 MIPI D-PHY V1.2 规范。
- 最大分辨率限制在 200 MHz 像素时钟频率和 140 Mpixel/s 的有效像素速率下，并采用 24 位 RGB 色彩模式。例如：1080p @ 60 Hz 或 1920 × 1200 @ 60 Hz。
- 支持最多 4 条 Tx 数据通道（外加 1 条 Tx 时钟通道）。
- 高速运行时，每条通道支持 80 Mbps 至 1.5 Gbps 的数据速率。
- 低功耗运行时，支持 10 Mbps 的数据速率。

表 20：MIPI DSI 接口引脚定义

引脚名	引脚号	I/O	描述
DSI_LN0_P	130	AO	LCD MIPI 数据 0 (+)
DSI_LN0_N	129	AO	LCD MIPI 数据 0 (-)
DSI_LN1_P	127	AO	LCD MIPI 数据 1 (+)
DSI_LN1_N	126	AO	LCD MIPI 数据 1 (-)
DSI_CLK_P	124	AO	LCD MIPI 时钟 (+)
DSI_CLK_N	123	AO	LCD MIPI 时钟 (-)
DSI_LN2_P	121	AO	LCD MIPI 数据 2 (+)
DSI_LN2_N	120	AO	LCD MIPI 数据 2 (-)
DSI_LN3_P	118	AO	LCD MIPI 数据 3 (+)
DSI_LN3_N	117	AO	LCD MIPI 数据 3 (-)




图 16: MIPI LCM 接口参考设计图

备注

I2C3 SDA 和 I2C3 SCL 为 GPIO 复用引脚，详情请联系移远通信技术支持。

MIPI 属于高速信号线，建议在靠近 LCM 一侧串联共模电感以改善电磁辐射干扰。在设计 LCM 时，若需使用外部背光驱动电路，PWM 可用于背光亮度调节。




图 17: MIPI LCM 接口外部背光驱动参考设计图

4.9.2. LVDS 接口

LVDS 显示桥接器（LDB）连接至外部 LVDS 显示接口。LDB 的目的是支持通过 LVDS 接口向外部显示设备传输同步 RGB 数据。

- 支持 FPD 链路。
- 支持单通道（4 通道）输出，像素时钟和 LVDS 时钟频率最高可达 80 MHz，LVDS 数据与像素时钟的速率比为 7:1，这意味着 LVDS 数据速率最高可达 560 Mbps。这支持最高约 1366 × 768 @ 60 Hz 或 1280 × 800 @ 60 Hz 的分辨率。
- 支持 VESA 和 JEIDA 像素映射。
- 支持具有四个 7 位通道的 LVDS 发射器。每个通道以像素时钟频率的 7 倍发送 6 位像素信号和一个控制信号。数据和控制信号通过 LVDS 链路传输。

表 21: LVDS 接口引脚定义

引脚名	引脚号	I/O	描述
LVDS_CLK_P	140	AO	LVDS 时钟 (+)
LVDS_CLK_N	139	AO	LVDS 时钟 (-)
LVDS_LN0_P	134	AO	LVDS 数据 0 (+)
LVDS_LN0_N	133	AO	LVDS 数据 0 (-)
LVDS_LN1_P	137	AO	LVDS 数据 1 (+)
LVDS_LN1_N	136	AO	LVDS 数据 1 (-)
LVDS_LN2_P	143	AO	LVDS 数据 2 (+)
LVDS_LN2_N	142	AO	LVDS 数据 2 (-)

LVDS_LN3_P	146	AO	LVDS 数据 3 (+)
LVDS_LN3_N	145	AO	LVDS 数据 3 (-)




图 18: LVDS LCM 接口参考设计图

LVDS 属于高速信号线，建议在靠近 LCM 一侧串联共模电感以改善电磁辐射干扰。在设计 LCM 时，若需使用外部背光驱动电路，PWM 可用于背光亮度调节。




图 19: MIPI LCM 接口外部背光驱动参考设计图

4.9.3. LCDIF 接口

模块的 GPIO_0~GPIO_27 可以复用为 LCDIF 接口,支持并行 24-bit 输出,最大输出分辨率 1366 × 768 或 1280 × 800 @ 60 fps。SRG093X-W 不支持 LCDIF 并口输出。

表 22: LCDIF 接口引脚定义

引脚名	引脚号	I/O	复用功能	描述
GPIO_0	98	DO	LCDIF_PCLK	LCDIF 时钟
GPIO_1	97	DO	LCDIF_DE	LCDIF 数据使能
GPIO_2	95	DO	LCDIF_VSYNC	LCDIF 垂直同步
GPIO_3	94	DO	LCDIF_HSYNC	LCDIF 水平同步
GPIO_4	88	DO	LCDIF_D0	LCDIF 数据 0
GPIO_5	89	DO	LCDIF_D1	LCDIF 数据 1
GPIO_6	90	DO	LCDIF_D2	LCDIF 数据 2
GPIO_7	92	DO	LCDIF_D3	LCDIF 数据 3
GPIO_8	60	DO	LCDIF_D4	LCDIF 数据 4
GPIO_9	59	DO	LCDIF_D5	LCDIF 数据 5
GPIO_10	58	DO	LCDIF_D6	LCDIF 数据 6
GPIO_11	57	DO	LCDIF_D7	LCDIF 数据 7
GPIO_12	61	DO	LCDIF_D8	LCDIF 数据 8

GPIO_13	91	DO	LCDIF_D9	LCDIF 数据 9
GPIO_14	9	DO	LCDIF_D10	LCDIF 数据 10
GPIO_15	10	DO	LCDIF_D11	LCDIF 数据 11
GPIO_16	19	DO	LCDIF_D12	LCDIF 数据 12
GPIO_17	18	DO	LCDIF_D13	LCDIF 数据 13
GPIO_18	42	DO	LCDIF_D14	LCDIF 数据 14
GPIO_19	21	DO	LCDIF_D15	LCDIF 数据 15
GPIO_20	20	DO	LCDIF_D16	LCDIF 数据 16
GPIO_21	41	DO	LCDIF_D17	LCDIF 数据 17
GPIO_22	40	DO	LCDIF_D18	LCDIF 数据 18
GPIO_23	39	DO	LCDIF_D19	LCDIF 数据 19
GPIO_24	38	DO	LCDIF_D20	LCDIF 数据 20
GPIO_25	84	DO	LCDIF_D21	LCDIF 数据 21
GPIO_26	17	DO	LCDIF_D22	LCDIF 数据 22
GPIO_27	83	DO	LCDIF_D23	LCDIF 数据 23

布线指导：

- 阻抗需控制为 50 Ω ，误差范围最多在 $\pm 10\%$ 。
- 时钟和数据线的走线长度差不超过 4.5 mm。
- 走线总长不超过 127 mm。
- LCDIF 信号线之间间隔要求大于等于 2 倍线宽，与其它信号线之间间隔要求大于等于 3 倍线宽。

表 23：模块内部 LCDIF 走线长度（单位：mm）

复用引脚名	引脚号	长度	长度差（DATA-CLK）
LCDIF_D0	88	22.408	5.722
LCDIF_D1	89	20.6091	3.9231
LCDIF_D2	90	18.8048	2.1188
LCDIF_D3	92	17.0799	0.3939

LCDIF_D4	60	26.3879	9.7019
LCDIF_D5	59	26.381	9.695
LCDIF_D6	58	28.6587	11.9727
LCDIF_D7	57	28.2036	11.5176
LCDIF_D8	61	25.5412	8.8552
LCDIF_D9	91	28.4458	11.7598
LCDIF_D10	9	59.6491	42.9631
LCDIF_D11	10	62.9658	46.2798
LCDIF_D12	19	53.5414	36.8554
LCDIF_D13	18	57.8554	41.1694
LCDIF_D14	42	31.311	14.625
LCDIF_D15	21	52.6972	36.0112
LCDIF_D16	20	51.1467	34.4607
LCDIF_D17	41	32.1824	15.4964
LCDIF_D18	40	32.2991	15.6131
LCDIF_D19	39	32.1947	15.5087
LCDIF_D20	38	33.5168	16.8308
LCDIF_D21	84	19.7976	3.1116
LCDIF_D22	17	48.2763	31.5903
LCDIF_D23	83	19.4113	2.7253
LCDIF_PCLK	98	16.686	-

4.10. MIPI CSI 接口

模块支持一路 2 通道 MIPI CSI-2 摄像头输入：

- 符合 MIPI CSI-2 规范 1.3 版和 MIPI D-PHY 规范 1.2 版。

- 支持最多 2 路接收数据通道（外加 1 路接收时钟通道）。
- 正向通道运行速度范围为 80 Mbps 至 1.5 Gbps。
- 最大支持 10 Mbps 的低功耗数据速率。

表 24：MIPI CSI 接口引脚定义

引脚名	引脚号	I/O	描述
CSI_LN1_P	115	AI	MIPI CSI 数据 1 (+)
CSI_LN1_N	114	AI	MIPI CSI 数据 1 (-)
CSI_LN0_P	108	AI	MIPI CSI 数据 0 (+)
CSI_LN0_N	109	AI	MIPI CSI 数据 0 (-)
CSI_CLK_P	112	AI	MIPI CSI 时钟 (+)
CSI_CLK_N	111	AI	MIPI CSI 时钟 (-)

单摄像头应用的参考电路如下：




图 20：单摄像头应用参考设计图

备注

1. EMI 器件需靠近摄像头放置。
2. AVDD、DVDD、IOVDD 须由终端主板提供，若摄像头有供电时序要求，可通过模块 GPIO 进行时序控制。
3. MCLK 为 1.8 V 电平，如和摄像头电平不一致，需要做电平匹配。
4. I2C3_SDA 与 I2C3_SCL 引脚为模块 GPIO 复用引脚。

4.10.1. MIPI 信号设计注意事项

为确保性能，LCM 接口及摄像头接口的电路设计应遵循以下原则：

- 在设计原理图时，请注意使用正确的视频设备接口定义。不同的视频组件其连接座的定义也会不同，需要注意连接座和组件的正确连接。
- MIPI 为高速信号线，传输速率最高 2.5 Gbps；走线采用 100 Ω 差分阻抗；走线建议放在内层，不要和其他信号线交叉。同一视频组件的 MIPI 走线需要做等长控制；MIPI 信号线间的间距建议保持至少 3 倍线宽以防串扰；做 100 Ω 差分阻抗匹配时，为保证阻抗的一致性，请不要将 MIPI 信号线跨接不同的地平面。
- MIPI 接口在选择 ESD 防护器件时请选择小容值的 TVS 管，建议寄生电容小于 1 pF。
- MIPI 走线要求如下：
 - a) 走线总长不超过 150 mm。
 - b) 要求控制 100 Ω 差分阻抗，误差范围最多在 $\pm 10\%$ 。
 - c) 组内差分线长度差控制在 0.3 mm 以内。
 - d) 组与组之间长度差控制在 0.9 mm 以内。

表 25：模块内部 MIPI 走线长度（单位：mm）

引脚名	引脚号	长度	长度差 (N-P)
CSI_LN1_P	115	16.7101	-0.03
CSI_LN1_N	114	16.6794	
CSI_LN0_P	108	16.6191	0.0371
CSI_LN0_N	109	16.5820	
CSI_CLK_P	112	16.5178	-0.11
CSI_CLK_N	111	16.4107	
DSI_LN0_P	130	28.3139	-0.07
DSI_LN0_N	129	28.2406	

DSI_LN1_P	127	28.3868	-0.085
DSI_LN1_N	126	28.3018	
DSI_CLK_P	124	27.973	-0.0813
DSI_CLK_N	123	27.8917	
DSI_LN2_P	121	27.903	0.0694
DSI_LN2_N	120	27.9724	
DSI_LN3_P	118	27.9629	-0.1032
DSI_LN3_N	117	27.8597	

4.11. RGMII 接口

模块支持两路 RGMII 接口，符合 IEEE 802.3-2002 标准的三速 10/100/1000 Mbit/s 以太网。MAC 层兼容半双工或全双工 10/100 Mbit/s 以及全双工千兆以太网 LAN。

表 26: RGMII 接口引脚定义

引脚名	引脚号	I/O	描述	DC 特性
RGMII1_MDC	30	DO	RGMII1 管理数据时钟	Vnom = 1.8 V VILmin = 1.62 V VILmax = 1.98 V VOLmin = 1.62 V VOLmax = 1.98 V
RGMII1_MDIO	29	DIO	RGMII1 管理数据输入/输出	
RGMII1_TX0	33	DO	RGMII1 发送数据位 0	
RGMII1_TX1	36	DO	RGMII1 发送数据位 1	
RGMII1_TX2	35	DO	RGMII1 发送数据位 2	
RGMII1_TX3	34	DO	RGMII1 发送数据位 3	
RGMII1_TXC	32	DO	RGMII1 发送时钟	
RGMII1_TX_CTL	31	DO	RGMII1 发送控制	
RGMII1_RX0	23	DI	RGMII1 接收数据位 0	
RGMII1_RX1	27	DI	RGMII1 接收数据位 1	

RGMII1_RX2	26	DI	RGMII1 接收数据位 2
RGMII1_RX3	28	DI	RGMII1 接收数据位 3
RGMII1_RXC	25	DI	RGMII1 接收时钟
RGMII1_RX_CTL	24	DI	RGMII1 接收控制
RGMII2_MDC	224	DO	RGMII2 管理数据时钟
RGMII2_MDIO	225	DIO	RGMII2 管理数据输入/输出
RGMII2_TX0	226	DO	RGMII2 发送数据位 0
RGMII2_TX1	227	DO	RGMII2 发送数据位 1
RGMII2_TX2	229	DO	RGMII2 发送数据位 2
RGMII2_TX3	228	DO	RGMII2 发送数据位 3
RGMII2_TXC	230	DO	RGMII2 发送时钟
RGMII2_TX_CTL	231	DO	RGMII2 发送控制
RGMII2_RX0	232	DI	RGMII2 接收数据位 0
RGMII2_RX1	233	DI	RGMII2 接收数据位 1
RGMII2_RX2	234	DI	RGMII2 接收数据位 2
RGMII2_RX3	235	DI	RGMII2 接收数据位 3
RGMII2_RXC	236	DI	RGMII2 接收时钟
RGMII2_RX_CTL	237	DI	RGMII2 接收控制




图 21: RGMII 接口 PHY 使用外部晶体参考设计图

备注

1. 模块的 RGMII 接口为 1.8 V 电压域, 请注意和 PHY 的接口电压做好电平匹配。
2. PHY 端的设计请以 PHY 芯片的参考设计为准, 本文档仅供参考。

RGMII_TX 和 RGMII_RX 信号线均为高速信号线, 设计 PCB 时, 不要与其他走线交叉。走线尽量放在内层, 立体包地并做等长处理, RGMII_RXC/RGMII_TXC 信号线另需单独包地。

布线指导:

- 阻抗需控制为 $50\ \Omega \pm 10\%$, 并做好屏蔽处理。
- RGMII_TX0、RGMII_TX1、RGMII_TX2、RGMII_TX3、RGMII_TX_CTL 和 RGMII_TX_CLK 之间走线长度差不超过 3 mm。
- RGMII_RX0、RGMII_RX1、RGMII_RX2、RGMII_RX3、RGMII_RX_CTL 和 RGMII_RX_CLK 之间走线长度差不超过 3 mm。
- 每个 RGMII 信号线走线总长度不超过 125 mm。
- RGMII 信号线之间间隔要求大于等于 2 倍线宽, 与其它信号线之间间隔要求大于等于 3 倍线宽。

表 27：模块内部 RGMII 走线长度（单位：mm）

引脚名	引脚号	长度
RGMII1_TX0	33	33.704
RGMII1_TX1	36	33.9081
RGMII1_TX2	35	33.7526
RGMII1_TX3	34	33.8966
RGMII1_TXC	32	33.7609
RGMII1_TX_CTL	31	33.8749
RGMII1_RX0	23	32.2855
RGMII1_RX1	27	32.3398
RGMII1_RX2	26	32.2148
RGMII1_RX3	28	32.2780
RGMII1_RXC	25	32.3240
RGMII1_RX_CTL	24	32.2441
RGMII2_TX0	226	28.5549
RGMII2_TX1	227	28.4388
RGMII2_TX2	229	28.5036
RGMII2_TX3	228	28.6066
RGMII2_TXC	230	28.4818
RGMII2_TX_CTL	231	28.6209
RGMII2_RX0	232	34.5362
RGMII2_RX1	233	34.3029
RGMII2_RX2	234	34.4392
RGMII2_RX3	235	34.4087
RGMII2_RXC	236	34.3857

RGMI2_RX_CTL	237	34.3329
--------------	-----	---------

4.12. GPIO 接口

复用情况下，SRG093X-W 模块最多提供 73 个 GPIO，SRG093X 模块最多提供 92 个 GPIO。GPIO 的参考电压均为 1.8 V，本文档仅列出功能定义为 GPIO 的引脚，复用详情可参考文档 [3]。

表 28: GPIO 引脚定义

引脚名	引脚号	I/O	描述	DC 特性	备注
GPIO_0	98	DIO	通用输入/输出	Vnom = 1.8 V VILmin = 1.62 V VILmax = 1.98 V VOLmin = 1.62 V VOLmax = 1.98 V	
GPIO_1	97	DIO	通用输入/输出		
GPIO_2	95	DIO	通用输入/输出		
GPIO_3	94	DIO	通用输入/输出		
GPIO_4	88	DIO	通用输入/输出		
GPIO_5	89	DIO	通用输入/输出		
GPIO_6	90	DIO	通用输入/输出		
GPIO_7	92	DIO	通用输入/输出		
GPIO_13	91	DIO	通用输入/输出		
GPIO_14	9	DIO	通用输入/输出		
GPIO_15	10	DIO	通用输入/输出		
GPIO_16	19	DIO	通用输入/输出		
GPIO_17	18	DIO	通用输入/输出		
GPIO_19	21	DIO	通用输入/输出		
GPIO_20	20	DIO	通用输入/输出		
GPIO_25	84	DIO	通用输入/输出		
GPIO_26	17	DIO	通用输入/输出		
GPIO_27	83	DIO	通用输入/输出		

GPIO_28	14	DIO	通用输入/输出	SRG093X-W 为 RESERVED。
GPIO_29	15	DIO	通用输入/输出	
GPIO_8	60	DIO	通用输入/输出	
GPIO_9	59	DIO	通用输入/输出	
GPIO_10	58	DIO	通用输入/输出	
GPIO_11	57	DIO	通用输入/输出	
GPIO_12	61	DIO	通用输入/输出	
GPIO_18	42	DIO	通用输入/输出	
GPIO_21	41	DIO	通用输入/输出	
GPIO_22	40	DIO	通用输入/输出	
GPIO_23	39	DIO	通用输入/输出	
GPIO_24	38	DIO	通用输入/输出	

备注

推荐在 GPIO 外围添加串联电阻及 ESD 防护器件。注意，模块与客户侧 PCB 相连的 GPIO 无需添加此类器件，但外围插拔控制应用场景所用 GPIO 需预留 100 Ω 串联电阻位置。

5 射频特性

请根据具体的项目情况选择合适的天线类型与设计方案，并调整天线参数。在终端产品量产前，需对射频设计进行全面的测试。本章节的全部内容仅作参考，在设计目标产品时仍需进行独立分析、评估和判断。

5.1. Wi-Fi、BLE 和 802.15.4

SRG093X-W 提供 2 个天线接口：ANT_WIFI/BLE/15.4 和 ANT_BLE/15.4。可支持单天线和两天线方案。单天线方案下，ANT_WIFI/BLE/15.4 用作 Wi-Fi、BLE 和 802.15.4 共用天线，ANT_BLE/15.4 悬空；两天线方案下，ANT_WIFI/BLE/15.4 用作 Wi-Fi 天线，ANT_BLE/15.4 用作 BLE 和 802.15.4 共用天线。模块射频端口要求 50 Ω 特性阻抗。详情请联系移远通信技术支持。

通过此接口连接外部的 PCB 天线、吸盘天线或者陶瓷天线，可以实现 Wi-Fi，蓝牙和 802.15.4 功能。

表 29：天线接口引脚定义

引脚名	引脚号	I/O	描述	备注
ANT_BLE/15.4	2	AIO	BLE/802.15.4 天线接口	可选。 50 Ω 特性阻抗。
ANT_WIFI/BLE/15.4	167	AIO	Wi-Fi/BLE/802.15.4 天线接口	50 Ω 特性阻抗。

表 30：Wi-Fi、BLE 和 802.15.4 工作频段（单位：GHz）

类型	频段
Wi-Fi 802.11a/b/g/n/ac/ax	● 2.4 GHz: 2.400~2.4835 ● 5 GHz: 4.900~5.895
BLE 5.4	2.4 GHz: 2.400~2.4835
802.15.4	2.4 GHz: 2.400~2.4835

5.1.1. Wi-Fi 概述

模块可支持 2.4 GHz 和 5 GHz 双频的 WLAN 无线通信，且支持 Wi-Fi 802.11a/b/g/n/ac/ax 标准规范，最高速率可达 143.4 Mbps。支持特性如下：

- Wake-on-WLAN (WoWLAN)
- 接收波束赋形
- WPA、WPA2、WPA3
- AP 模式和 STA 模式
- Wi-Fi 直接数据交互
- MCS 0~MCS 7: HT20
- MCS 0~MCS 8: VHT20
- MCS 0~MCS 9: HE20

表 31: Wi-Fi 发射性能

频段	制式	速率	输出功率
2.4 GHz	802.11b	1 Mbps	18 dBm $\pm$ 2 dB
	802.11b	11 Mbps	18 dBm $\pm$ 2 dB
	802.11g	6 Mbps	18 dBm $\pm$ 2 dB
	802.11g	54 Mbps	16 dBm $\pm$ 2 dB
	802.11n @ HT20	MCS 0	17 dBm $\pm$ 2 dB
	802.11n @ HT20	MCS 7	16 dBm $\pm$ 2 dB
	802.11ax @ HE20	MCS 0	17 dBm $\pm$ 2 dB
	802.11ax @ HE20	MCS 9	15 dBm $\pm$ 2 dB
5 GHz	802.11a	6 Mbps	18 dBm $\pm$ 2 dB
	802.11a	54 Mbps	17 dBm $\pm$ 2 dB
	802.11n @ HT20	MCS 0	18 dBm $\pm$ 2 dB
	802.11n @ HT20	MCS 7	17 dBm $\pm$ 2 dB
	802.11ac @ VHT20	MCS 0	18 dBm $\pm$ 2 dB
	802.11ac @ VHT20	MCS 8	15 dBm $\pm$ 2 dB
	802.11ax @ HE20	MCS 0	18 dBm $\pm$ 2 dB

802.11ax @ HE20	MCS 9	14 dBm ±2 dB
-----------------	-------	--------------

表 32: Wi-Fi 接收性能

频段	制式	速率	接收灵敏度
2.4 GHz	802.11b	1 Mbps	-97 dBm ±2 dB
	802.11b	11 Mbps	-88 dBm ±2 dB
	802.11g	6 Mbps	-92 dBm ±2 dB
	802.11g	54 Mbps	-75 dBm ±2 dB
	802.11n @ HT20	MCS 0	-92 dBm ±2 dB
	802.11n @ HT20	MCS 7	-72 dBm ±2 dB
	802.11ax @ HE20	MCS 0	-92 dBm ±2 dB
	802.11ax @ HE20	MCS 9	-68 dBm ±2 dB
5 GHz	802.11a	6 Mbps	-91 dBm ±2 dB
	802.11a	54 Mbps	-74 dBm ±2 dB
	802.11n @ HT20	MCS 0	-91 dBm ±2 dB
	802.11n @ HT20	MCS 7	-72 dBm ±2 dB
	802.11ac @ VHT20	MCS 0	-91 dBm ±2 dB
	802.11ac @ VHT20	MCS 8	-69 dBm ±2 dB
	802.11ax @ HE20	MCS 0	-91 dBm ±2 dB
	802.11ax @ HE20	MCS 9	-68 dBm ±2 dB

备注

模块符合 IEEE 规范。

5.1.2. BLE 概述

SRG093X-W 提供两个支持蓝牙的天线接口，可支持单天线和两天线方案，详情可参考第 5.1 章。接口均支持 BLE 5.4，不支持 BR 和 EDR。

表 33：蓝牙发射和接收性能指标（单位：dBm）

条件（VBAT = 3.4 V；温度：25 °C）	输出功率	接收灵敏度
BLE (1 Mbps)	13 dBm ±2 dB	-98 dBm ±2 dB
BLE (2 Mbps)	13 dBm ±2 dB	-96 dBm ±2 dB
BLE (S = 2)	13 dBm ±2 dB	-100 dBm ±2 dB
BLE (S = 8)	13 dBm ±2 dB	-105 dBm ±2 dB

5.1.3. 802.15.4 概述

SRG093X-W 提供两个支持 802.15.4 的天线接口，可支持单天线和两天线方案，详情可参考第 5.1 章。接口均支持 2.4 GHz 频段的 Matter over Thread 协议。

表 34：802.15.4 射频性能

信道	输出功率	接收灵敏度
CH11 (2.405 GHz)	13.5 dBm ±2 dB	-104 dBm ±2 dB
CH18 (2.440 GHz)	13.5 dBm ±2 dB	-104 dBm ±2 dB
CH26 (2.480 GHz)	-1.0 dBm ±2 dB	-104 dBm ±2 dB

5.1.4. 参考设计

下图为射频天线接口的电路。为发挥更佳的射频性能，建议预留双 L 型电路和 ESD 防护器件。预留匹配元件（R1、C1、C2）和 TVS 管 D1 应尽量靠近天线放置，电容 C1、C2、TVS 管 D1 默认不贴。只在 R1 处贴 0 Ω 电阻，TVS 管寄生电容小于 0.05 pF。

以下参考设计以 ANT_WIFI/BLE/15.4 为例，对于 ANT_BLE/15.4，参考设计相同。




图 22: 天线接口参考设计

备注

关于 C3 的说明:

- 1) 若天线端口外围有直流电，必须在 C3 位置贴隔直电容，以防发生对地短路；电容值建议为 10 pF，也可根据实际情况调整。
- 2) 若天线端口外围没有直流电：
 - a) 无需预留 C3。
 - b) 如果 C3 已经预留，不可空贴。建议贴 0 Ω 电阻，也可根据实际情况调整。

5.2. 射频信号线布线指导

设计 PCB 时，所有射频信号线的特性阻抗应控制在 50 Ω。一般情况下，射频信号线的阻抗由材料的介电常数、走线宽度（W）、对地间隙（S）、以及参考地平面的高度（H）决定。PCB 特性阻抗的控制通常采用微带线与共面波导两种方式。为了体现设计原则，下面几幅图展示了阻抗线控制在 50 Ω 时，微带线以及共面波导的结构设计。




图 23: 两层 PCB 板微带线结构




图 24: 两层 PCB 板共面波导结构




图 25: 四层 PCB 板共面波导结构（参考地为第三层）




图 26: 四层 PCB 板共面波导结构（参考地为第四层）

在射频天线接口的电路设计中，为了确保射频信号的良好性能与可靠性，建议遵循以下设计原则：

- 应使用阻抗模拟计算工具对射频信号线进行精确的 $50\ \Omega$ 阻抗控制。
- 与射频引脚相邻的地引脚不做热焊盘，要与地充分接触。
- 射频引脚到射频连接器之间的距离应尽量短，同时避免直角走线，建议走线夹角保持为 135° 。
- 建立连接器件的封装时，信号脚需与地保持距离。
- 射频信号线参考的地平面应完整；在信号线和参考地周边增加一定量的地孔可以帮助提升射频性能；地孔和信号线之间的距离应至少为 2 倍线宽 ($2 \times W$)。
- 射频信号线必须远离干扰源（例如：DC-DC 电源、(U)SIM/USB/SDIO 高频数字信号、屏幕信号、时钟信号等），避免和相邻层的任何信号线交叉或平行。

更多关于射频布线的说明，请参考文档 [4]。

5.3. 天线设计要求

表 35：天线设计要求

天线类型	要求
引脚天线接口	● VSWR: ≤ 2 ● 增益: 1 dBi ● 最大输入功率: 50 W ● 输入阻抗: $50\ \Omega$ ● 极化类型: 垂直方向 ● 线缆插入损耗: $< 1\ \text{dB}$

备注

1. 天线隔离度：
 - > 20 dB @ 1000 MHz 以上；
 - > 15 dB @ 600~1000 MHz；
 - > 10 dB @ 400~600 MHz。
2. PCB 上每根天线走线的隔离度推荐大于 75 dB。

5.4. 射频连接器推荐

如果使用射频连接器的连接方式，则推荐使用 Hirose 的 U.FL-R-SMT 天线座。




图 27: 天线座尺寸 (单位: mm)

可选择 U.FL-LP 系列的插头来搭配 U.FL-R-SMT 使用。






Part No.	U.FL-LP-040	U.FL-LP-066	U.FL-LP(V)-040	U.FL-LP-062	U.FL-LP-088
					
Mated Height	2.5mm Max. (2.4mm Nom.)	2.5mm Max. (2.4mm Nom.)	2.0mm Max. (1.9mm Nom.)	2.4mm Max. (2.3mm Nom.)	2.4mm Max. (2.3mm Nom.)
Applicable cable	Dia. 0.81mm Coaxial cable	Dia. 1.13mm and Dia. 1.32mm Coaxial cable	Dia. 0.81mm Coaxial cable	Dia. 1mm Coaxial cable	Dia. 1.37mm Coaxial cable
Weight (mg)	53.7	59.1	34.8	45.5	71.7
RoHS	YES				

图 28: 与天线座匹配的插头规格

下图为连接线和连接器安装尺寸:




图 29：射频连接器安装图（单位：mm）

详细信息请访问 <http://www.hirose.com>。

6 电气性能和可靠性

6.1. 绝对最大额定值

表 36: 绝对最大额定值

参数	最小值	最大值	单位
VBAT 电压	-0.3	5.5	V
USB_VBUS 电压	-0.3	3.95	V
数字引脚电压	-0.3	2.15/3.8	V

备注

超过如上表格体现的使用条件，可能会对模块造成永久性损坏。

6.2. 电源额定值

表 37: 模块电源额定值

参数	描述	条件	最小值	典型值	最大值	单位
VBAT	模块供电电压	实际输入电压必须在该范围之内	3.3	3.4	5.0	V

6.3. 功耗

表 38: SRG093X-W 功耗

测试项	条件	典型值	单位
关机	拉低 PWRKEY 关机	90.29	μA
待机模式	Linux 指令进入休眠	5.25	mA
Wi-Fi 11a Tx	6 Mbps	726.51	mA
	54 Mbps	639.32	mA
Wi-Fi 11b Tx	1 Mbps	427.03	mA
	11 Mbps	430.33	mA
Wi-Fi 11g Tx	6 Mbps	419.50	mA
	54 Mbps	388.26	mA
Wi-Fi 11n Tx	MCS 0 @ 2.4 GHz	403.22	mA
	MCS 7 @ 2.4 GHz	383.12	mA
Wi-Fi 11n Tx	MCS 0 @ 5 GHz	726.83	mA
	MCS 7 @ 5 GHz	586.39	mA
Wi-Fi 11ax Tx	MCS 0 @ 2.4 GHz	402.93	mA
	MCS 9 @ 2.4 GHz	368.39	mA
Wi-Fi 11ac Tx	MCS 0 @ 5 GHz	726.26	mA
	MCS 8 @ 5 GHz	529.34	mA
Wi-Fi 11ax Tx	MCS 0 @ 5 GHz	721.59	mA
	MCS 9 @ 5 GHz	508.40	mA
BLE	1 Mbps	181.23	mA
	2 Mbps	165.56	mA
	S = 2	176.17	mA
	S = 8	173.09	mA

802.15.4	CH11 (2.405 GHz)	219.27	mA
	CH18 (2.440 GHz)	218.80	mA
	CH26 (2.480 GHz)	210.43	mA

表 39: SRG093X 功耗

测试项	条件	典型值	单位
关机	拉低 PWRKEY 关机	90.29	μA
待机模式	Linux 指令进入休眠	5.25	mA

备注

1. 以上功耗数据仅供参考，不同模块的数据可能有所不同。关于功耗的详细信息，请咨询移远技术支持获取模块功耗测试报告。
2. 以上耗流数据均基于 50 Ω 阻抗测试。

6.4. 数字逻辑电平特性

表 40: 数字逻辑电平特性（单位：V）

参数	描述	最小值	最大值
1.8 V I/O			
V _{IH}	输入高电平	1.26	1.89
V _{IL}	输入低电平	0	0.54
V _{OH}	输出高电平	1.44	1.89
V _{OL}	输出低电平	0	0.36
SD 卡高电压 I/O			
V _{IH}	输入高电平	2.31	3.465
V _{IL}	输入低电平	0	0.99

V_{OH}	输出高电平	2.64	3.465
V_{OL}	输出低电平	0	0.66
SD 卡/SDIO 低电压 I/O			
V_{IH}	输入高电平	1.26	1.98
V_{IL}	输入低电平	0	0.54
V_{OH}	输出高电平	1.44	1.98
V_{OL}	输出低电平	0	0.36

6.5. 静电防护

由于人体静电、微电子间带电摩擦等产生的静电会通过各种途径放电给模块，并可能对模块造成一定的损坏，因此应重视静电防护并采取合理的静电防护措施。例如：在研发、生产、组装和测试等过程中，佩戴防静电手套；设计产品时，在电路接口处和其他易受静电放电影响的点位增加防静电保护器件。

表 41：ESD 耐受电压（温度：15~35 °C，湿度：30~60 %；单位：kV）

测试点	接触放电	空气放电
VBAT 和 GND	±12	±12
天线接口	±3	±3
其他接口	±0.5	±1

6.6. 工作和存储温度

表 42：工作和存储温度（单位：°C）

参数	最小值	典型值	最大值
正常工作温度 ²	-40	+25	+85

² 表示当模块在此正常温度范围工作时，模块的相关性能满足 IEEE 标准要求。

存储温度	-40	-	+90
------	-----	---	-----

6.7. 散热设计

当模块内部 IC 芯片的工作温度超出其最大结温值时，模块性能（如射频功率、网络速率等）及功能会受到一定的影响。为使模块始终处于最佳工作状态，需最大程度优化模块散热设计，以保证模块及其内部 IC 芯片在正常温度范围内工作。如下散热措施供参考：

- PCB 主板摆件时，务必使模块远离发热源，如处理器、功率放大器、电源等大功率器件。
- 保持 PCB 铜层的完整性，且尽可能多的布置热过孔。
- 如需使用散热片，需做到：
 - PCB 主板上，模块所在区域请勿布置尺寸较大的器件，以预留空间用于散热片安装。
 - 基于模块的散热方向特点，散热片应安装在模块屏蔽罩上；正常情况下，散热片尺寸应大于模块尺寸以完全覆盖模块；
 - 散热片应有足够数量的翅片以提供良好的散热能力；
 - 散热片与模块通过热界面材料相接触，尽量选择导热系数高、柔软、浸润性较好的热界面材料；
 - 散热片应由四颗螺丝锁固，使散热片与模块紧密接触，同时可防止散热片在跌落、振动测试、运输等情况下脱落。




图 30：散热片安装和固定示意图

7 结构与规格

本章描述了模块的机械尺寸，所有的尺寸单位为 mm。所有未标注公差尺寸，公差为 ± 0.2 mm。

7.1. 机械尺寸




图 31：俯视及侧视尺寸图




图 32: 底部尺寸图

备注

模块平整度标准: $\leq 0.13 \text{ mm}$ 。

7.2. 推荐封装




图 33: 推荐封装

备注

为确保器件的焊接质量，同时方便后续的维修操作，客户主板上模块与其他元器件之间的距离需至少保持为 3 mm。

7.3. 俯视图和底视图




图 34: SRG093X 俯视图和底视图




图 35: SRG093X-W 俯视图和底视图

备注

上图仅供参考，实际的产品外观和标签信息，请参照移远通信的模块实物。

8 存储、生产和包装

8.1. 存储条件

模块出货时，采用真空密封袋进行包装。模块的湿度敏感等级为 3（MSL 3），其存储需遵循如下条件：

1. 推荐存储条件：温度 $23 \pm 5^{\circ}\text{C}$ ，且相对湿度为 35~60 %。
2. 在推荐存储条件下，模块可在真空密封袋中存放 12 个月。
3. 在温度为 $23 \pm 5^{\circ}\text{C}$ 、相对湿度低于 60 % 的车间条件下，模块拆封后的车间寿命为 168 小时³。在此条件下，可直接对模块进行回流生产或其他高温操作。否则，需要将模块存储于相对湿度小于 10 % 的环境中（例如，防潮柜）以保持模块的干燥。
4. 若模块处于如下条件，需要对模块进行预烘烤处理以防止模块吸湿受潮再高温焊接后出现的 PCB 起泡、裂痕和分层：
 - 存储温湿度不符合推荐存储条件；
 - 模块拆封后未能根据以上第 3 条完成生产或存放；
 - 真空包装漏气、物料散装；
 - 模块返修前。
5. 模块的预烘烤处理：
 - 需要在 $120 \pm 5^{\circ}\text{C}$ 条件下高温烘烤 24 小时；
 - 二次烘烤的模块须在烘烤后 24 小时内完成焊接，否则仍需在防潮柜内保存。

备注

1. 为预防和减少模块因受潮导致的起泡、分层等焊接不良的发生，应严格进行管控，不建议拆开真空包装后长时间暴露在空气中。
2. 烘烤前，需将模块从包装取出，将裸模块放置在耐高温器具上，以免高温损伤塑料托盘或卷盘。若只需短时间烘烤，请参考 *IPC/JEDEC J-STD-033* 规范。
3. 拆包、放置模块时请注意 ESD 防护，例如，佩戴防静电手套。

³ 此车间寿命仅在车间环境符合 *IPC/JEDEC J-STD-033* 规范时适用；不确定车间温湿度环境是否满足条件，或相对湿度大于 60 % 的情况下，请在拆封后 24 小时内完成贴片回流。请勿提前大量拆包。

8.2. 生产焊接

用印刷刮板在网板上印刷锡膏，使锡膏通过网板开口漏印到 PCB 上，印刷刮板力度需调整合适。为保证模块印膏质量，模块焊盘部分对应的钢网厚度推荐为 0.18~0.20 mm。详细信息请参考文档 [5]。

推荐的回流焊峰值温度为 235~246 °C，最高不能超过 246 °C。为避免模块因反复受热而损坏，建议客户在完成 PCB 板第一面的回流焊之后再贴模块。推荐的炉温曲线图（无铅 SMT 回流焊）和相关参数如下图表所示：




图 36: 推荐的回流焊炉温曲线图

表 43: 推荐的炉温测试控制要求

项目	要求
吸热区（Soak Zone）	
升温斜率	0~2 °C/s
恒温时间（A 和 B 之间的时间：150~200 °C 期间）	70~120 s
回流焊区（Reflow Zone）	
217~235 °C 升温斜率	0~1 °C/s
回流时间（D：超过 217 °C 的期间）	40~65 s

最高温度	235~246 °C
235~217 °C 冷却降温斜率	-1~0 °C/s
回流次数	
最大回流次数	1

备注

1. 以上工艺参数要求，均针对焊点实测温度。PCB 上焊点最热点和最冷点均需要满足以上规范要求。
2. 由于模块为大尺寸封装，为避免温度变化幅度过大，引起金属屏蔽框和屏蔽罩热形变过大，建议降低锡膏液相阶段的升温 and 降温斜率。若有条件，生产时请选择 10 温区以上的回流炉，从而有更多的温区进行设置，以符合最优的曲线。
3. 如需对模块进行喷涂，请确保所用喷涂材料不会与模块屏蔽罩或 PCB 发生化学反应，同时确保喷涂材料不会流入模块内部。
4. 请勿对移远通信模块进行超声波清洗，否则可能会造成模块内部晶体损坏。
5. 请勿使用含汞（Hg）的材料，例如胶水，对模块进行处理。即使是符合 RoHS 标准，即汞含量低于 1000 ppm（0.1 %）的材料也不可使用。
6. 腐蚀性气体可能会对模块内的电子元器件产生腐蚀，进而影响其可靠性和性能，甚至导致模块的实际使用寿命无法达到原设计寿命。切勿在有腐蚀性气体（如硫化氢、二氧化硫、氯气和氨气等）的环境中存放或使用未加保护的模块。
7. 因 SMT 流程的复杂性，如遇不确定的情况或文档 [6] 未提及的流程（如选择性波峰焊、超声波焊接），请于 SMT 流程开始前与移远通信技术支持确认。

8.3. 包装规格

本章节仅用于体现包装的关键参数和包装流程，所有图示仅供参考，具体包材的外观、结构以实际交货为准。

此模块采用载带和胶盘包装，具体方案如下：

8.3.1. 载带

载带的尺寸图表如下：




图 37：载带尺寸图（单位：mm）

表 44：载带尺寸表（单位：mm）

W	P	T	A0	B0	K0	K1	F	E
72	56	0.4	42.6	46.6	4.25	5.25	34.2	1.75

8.3.2. 胶盘

胶盘的尺寸图表如下：




图 38：胶盘尺寸图

表 45: 胶盘尺寸表 (单位: mm)

$\phi D1$	$\phi D2$	W
380	180	72.5

8.3.3. 贴片方向







图 39: 贴片方向

8.3.4. 包装流程



将模块放入载带腔体中，使用上带热封；再将热封后的载带缠绕到胶盘中，用保护带缠绕防护。1 个胶盘可装载 200 片模块。

将包装完成的胶盘、湿敏卡以及干燥剂放入 1 个真空袋中并抽真空。



将抽真空后的胶盘放入披萨盒内。

将 4 个披萨盒放入 1 个卡通箱内并封箱。1 个卡通箱可包装 800 片模块。




图 40：包装流程

9 附录 参考文档及术语缩写

表 46：参考文档

文档名称
[1] Quectel_SR-IMXM_EVB_用户指导
[2] Quectel_SRG093X_Series_Reference_Design
[3] Quectel_SRG093X_Series_GPIO_Configuration
[4] Quectel_射频 LAYOUT_应用指导
[5] Quectel_Module_Stencil_Design_Requirements
[6] Quectel_模块_SMT_应用指导

表 47：术语缩写

缩写	英文全称	中文全称
ADC	Analog-to-Digital Converter	模数转换器
AP	Application Processor	应用处理器
ARM	Advanced RISC Machine	RISC 微处理器
BLE	Bluetooth Low Energy	蓝牙低功耗
BR	Basic Rate	基础速率
CC	Configuration Channel	配置通道
CCA	Clear Channel Assessment	空闲信道评估
CCM	Clock Controller Module	时钟控制模块
CPU	Central Processing Unit	中央处理器

CSI	Camera Serial Interface	相机串行接口
DC	Direct Current	直流电
DSI	Display Serial Interface	显示串行接口
EDR	Enhanced Data Rate	增强数据率
EMI	Electromagnetic Interference	电磁干扰
eMMC	Embedded Multimedia Card	嵌入式多媒体卡
ESD	Electrostatic Discharge	静电放电
ESR	Equivalent Series Resistance	等效串联电阻
EVB	Evaluation Board	评估板
FPD	Flat Panel Display	平板显示器
GND	Ground	地
GPIO	General Purpose Input/Output	通用型输入输出
HT	High Throughput	高吞吐量
I2C	Inter-Integrated Circuit	集成电路总线
I2S	Inter-IC Sound	集成电路内置音频总线
IEEE	Institute of Electrical and Electronics Engineers	电机与电子工程师学会
JTAG	Joint Test Action Group	联合测试工作组
LCC	Leadless Chip Carrier (package)	无引脚芯片载体（封装）
LCD	Liquid Crystal Display	液晶显示器
LCDIF	LCD Controller	LCD 控制器并行接口
LCM	LCD Module	LCD 模块
LDB	LCD Data Buffer	LCD 数据缓冲区
LDO	Low Dropout Regulator	低压差线性稳压器
LED	Light Emitting Diode	发光二极管
LGA	Land Grid Array	栅格阵列封装

LPDDR	Low-Power Double Data Rate	低功耗双倍数据速率内存
LVDS	Low-Voltage Differential Signaling	低电压差分信号
MAC	Media Access Control	媒体访问控制
MCS	Modulation and Coding Scheme	调制和编码方案
MIPI	Mobile Industry Processor Interface	移动产业处理器接口
MSL	Moisture Sensitivity Levels	湿度敏感等级
OTA	Over-the-Air Upgrade	空中升级
OTG	On-The-Go	OTG（技术）
PCB	Printed Circuit Board	印制电路板
PDM	Pulse Density Modulation	脉冲密度调制
PHY	Physical Layer	物理层
PMIC	Power Management IC	电源管理集成电路
RAM	Random Access Memory	随机存取存储器
RGB	Red Green Blue	光学三原色颜色标准
RGMII	Reduced Gigabit Media Independent Interface	精简千兆位介质独立接口
RoHS	Restriction of Hazardous Substances	限制有害物质
ROM	Read Only Memory	只读存储器
RTOS	Real-Time Operating System	实时操作系统
SAI	Service Area Identifier	服务区标识码
SD	Secure Digital	安全数字卡
SDIO	Secure Digital Input and Output Card	安全的数字输入和输出卡
SMT	Surface Mount Technology	表面贴装技术
SPDT	Single-Pole Double-Throw	单刀双掷
STA	Station	站点
TVS	Transient Voltage Suppressor	瞬态二极管

Tx	Transmit	发送
UART	Universal Asynchronous Receiver/Transmitter	通用异步收发传输器
USB	Universal Serial Bus	通用串行总线
(U)SIM	(Universal) Subscriber Identity Module	（全球）用户识别卡
VBAT	Voltage at Battery (Pin)	电池电压（引脚）
VHT	Very High Throughput	甚高吞吐量
Vmax	Maximum Voltage	最大电压值
Vmin	Minimum Voltage	最小电压值
Vnom	Nominal Voltage	标称电压值
V _{OH}	High-level Output Voltage	输出高电平
V _{OL}	Low-level Output Voltage	输出低电平
VSWR	Voltage Standing Wave Ratio	电压驻波比
WLAN	Wireless Local Area Network	无线局域网
WPA	Wi-Fi Protected Access	Wi-Fi 访问保护
XO	Crystal Oscillator	晶体振荡器