LABORATÓRIO DE CIRCUITOS DIGITAIS

7° Experimento: **Blocos Combinacionais em FPGA**UFERSA – Campus Pau dos Ferros – DETEC

Prof.: Pedro Thiago Valério de Souza

the same of the sa

2025.1

OBJETIVO

Descrever os principais blocos combinacionais em VHDL.

COMPONENTES

• FPGA Cyclone DE2-115.

PROCEDIMENTO PRÁTICO

Descrever os seguintes blocos combinacionais em VHDL. Na descrição de cada um dos blocos, utilize alguma das abordagens já estudadas na disciplina.

- 1. Um multiplexador 4×1 , em que cada uma das entradas possui 4 *bits* de largura. As entradas de 4 *bits* são denominadas de I_3 , I_2 , I_1 e I_0 . Os *bits* de seleção são denominados de I_3 e I_3 .
 - a. Para a simulação, fixe os valores de I_3 , I_2 , I_1 e I_0 em valores pré-definidos e varie os *bits* de seleção S_1 e S_0 , observando a saída do multiplexador.
 - b. Para implementação na FPGA, crie um arquivo VHDL que instancia o multiplexador, atribuindo valores fixos para entradas I_3 , I_2 , I_1 e I_0 no código. As entradas S_1 e S_0 devem ser impostas em chaves e visualize as saídas em LEDs.
- Um decodificador de um número binário para display de sete segmentos do tipo ânodo comum (segmentos acendem em nível lógico baixo). Valores acima de 9 devem ser apresentados no display como o correspondente dígito hexadecimal.
 - a. Na simulação, verifique todas as possíveis combinacionais de entrada e verifique as saídas.
 - b. Para implementação na FPGA, as entradas devem ser impostas em chaves. A saída deve ser visualizada em algum dos *displays* de sete segmentos da placa.
- 3. Um codificador de prioridades 4×2 , que recebe quatro entradas, denominadas de x_3 , x_2 , x_1 e x_0 , e gera três saídas as saídas m_1 e m_0 , que indicam a entrada codificada, e a saída v, que indica que a entrada é válida. Em sua implementação, considere que a entrada é ativa em nível lógico baixo. Considere que a prioridade é definida tal que $x_3 > x_2 > x_1 > x_0$.
 - a. Na simulação, verifique todas as possíveis combinacionais de entrada e verifique as saídas.
 - b. Para implementação na FPGA, as entradas devem ser impostas em *push-buttons*. A saída deve ser visualizada em LEDs.
- 4. Após a implementação dos blocos descritos nos itens 1-3, deve-se implementar um sistema que possua o seguinte comportamento: Uma empresa deseja fazer um placar eletrônico para apresentação de conceitos em um concurso cultural. O conceito deve ser apresentado em um *display* de sete segmentos, sendo designados os conceitos A, B, C ou D dependendo de qual botão está pressionado. O sistema possui quatro botões, corresponde a cada conceito. Quando um dos botões é pressionado, o respectivo conceito é apresentado no *display*. Se nenhum botão está sendo pressionado, então nenhum conceito é apresentado e o *display* fica inteiramente apagado. Se dois ou mais botões forem pressionados, o botão correspondente ao maior conceito é que será considerado. Utilize os blocos descritos nos itens anteriores, e mais alguma lógica adicional, se julgar necessário.