Qué cambié en el proyecto

Resumen corto · repositorio ric1806/tiny, rama claude/hola-wl31sp · 28 de septiembre de 2026 · comparado con el proyecto original (commit 4ae8464)

> **En pocas palabras**
>
> El chip se queda en **3x2** y **ya pasa el diseño físico completo**. Fallaba por **tiempos (hold)**, y la causa era una compuerta que pausaba el reloj del procesador. **La quité**, aceleré el multiplicador (MAC) y ajusté un margen de la herramienta. Además añadí pruebas nuevas y puse la documentación al día.
>
> **No cambié**: el tamaño (sigue 3x2), los pines, el firmware, el código del procesador SERV ni la frecuencia (50 MHz).

1. Cambios en el chip (Verilog)

Archivo	Antes	Ahora	Por qué
`src/soc/serv_extmem_soc.v`	El reloj de SERV pasaba por una compuerta que lo apagaba mientras la memoria respondía.	SERV usa el mismo reloj `clk` que el resto del chip. Se quitó la compuerta.	La compuerta creaba un segundo reloj desfasado (1 191 flip-flops) que hacía fallar el hold. SERV ya sabía esperar solo a la memoria.
`src/accel/mac_int8.v`	La última suma de la multiplicación y la suma de 32 bits iban en el mismo ciclo. 8 ciclos por producto.	El producto se guarda y se acumula en el ciclo siguiente. 9 ciclos por producto.	El camino más lento baja de 9,0 a 7,5 ns: más margen en la esquina lenta.
`src/mem/spi_mem_bridge.v`	Comentario sobre pausar el reloj.	Comentario actualizado.	Solo documentación; la lógica no cambió.
`src/tech/sky130_clock_gate.v`	Formaba parte del chip.	Sigue en el repositorio, pero ya no se usa.	No lo borré; queda como referencia.

2. Configuración del diseño físico

Archivo	Cambio	Por qué
`info.yaml`	Quité `tech/sky130_clock_gate.v` de la lista de archivos. El tamaño sigue en `3x2`.	El archivo ya no forma parte del chip.
`src/config.json`	Quité `VERILOG_DEFINES: SKY130_CLOCK_GATE`. Margen de hold tras el árbol de reloj: 0,02 ns. Activé la etapa de reparación tras el ruteo global (`RUN_POST_GRT_RESIZER_TIMING`, margen 0,01 ns).	Con 0,1 ns metía 1 590 celdas y no cabían (DPL-0036); con 0 quedaban 5 caminos 11 ps cortos. 0,02 ns mete solo 76 celdas y cierra el hold. La etapa tras el ruteo venía apagada; ahora verifica con los cables reales.
`.github/workflows/gds.yaml`	Paso nuevo "Timing summary" al final.	Imprime la tabla de tiempos en el log, para poder leerla sin descargar archivos.
`.github/workflows/test.yaml`	Ejecuta también la prueba nueva de placa.	Para que GitHub la corra en cada cambio.

3. Pruebas

Archivo	Cambio
`test/tb_board.v`, `test/test_board.py`, `test/Makefile.board`	**Nuevos.** 5 pruebas del chip completo por sus pines: reset seguro, primer comando SPI, arranque con "SML1" por la UART, ena = 0 y reset a mitad. También corren en gate-level.
`test/test_serv_extmem.py`	La 2.ª prueba comprobaba que el reloj de SERV se detenía. Ahora comprueba que SERV espera a la memoria: petición estable, ningún ack antes de tiempo y exactamente uno al final.
`test/Makefile`, `test/Makefile.extmem`	Quité el archivo de la compuerta de reloj de la lista.
`.gitignore`	Ignora archivos que generan las pruebas (caché de Python, resultados).

4. Documentación

Archivo	Cambio
`README.md`, `PROJECT_GUIDE.md`	Decían 4x2; ahora dicen 3x2. Explican que ya no hay compuerta de reloj y que el MAC tarda 9 ciclos.
`SKY130_MIGRATION.md`	Reescrito con la historia real: por qué fallaba el hold, por qué se quitó la compuerta y cómo se eligió el margen.
`TASKS.md`	Tareas actualizadas: gate-level hecho, compuerta eliminada, tamaño confirmado en 3x2 y diseño físico 3x2 cerrado.
`STUDENT_HANDOFF.md`	"Arquitectura de clock-gating" pasa a "arquitectura de reloj (un único dominio clk)".
`docs/*.pdf`	Nuevos: la guía del proyecto, el informe final de pruebas y este resumen.

5. Cómo sé que funciona

Verificación	Resultado
10 pruebas originales del proyecto	10/10 PASS con el diseño nuevo
5 pruebas nuevas del chip completo (RTL)	5/5 PASS
Las mismas 5 sobre 8 108 compuertas Sky130 (gate-level)	5/5 PASS
Lint (Verilator)	0 errores
Pruebas en GitHub Actions (`test`)	En verde
Diseño físico completo en GitHub Actions (`gds`)	**Aprobado** (commit c853560): DRC, LVS y antenas limpios; hold cerrado en las 9 esquinas; ocupación 82,9 %
Precheck de Tiny Tapeout y gate-level oficial (`gl_test`)	**Aprobados**
Único aviso pendiente	Setup: un camino se pasa 9,5 ps solo en la esquina más extrema (lenta, 100 °C, 1,6 V); el flujo lo acepta como aviso