
- 8 bit, nguồn đơn 5V
- Tần số tối đa 5MHz;
 có bộ tạo dao động bên trong dùng mạch LC, RC, thạch anh
- 16 bit địa chỉ \rightarrow có thể truy nhập 2^{16} giá trị địa chỉ tương đương 64KB
- 8 bit địa chỉ cổng vào ra → điều khiển được 28=256 cổng vào/ra
- Có sử dụng chân $(AD_0 AD_7)$ tín chung cho cả tín hiệu địa chỉ và dữ liệu \rightarrow cần phân tách tín hiệu thành A_0 - A_7 và $D_0 D_7$.
- chế độ địa chỉ: trực tiếp, thanh ghi, gián tiếp, trung gian và Implied
- Các thanh ghi 8 bit (B,C,D,E,H,L) và 16 bit (SP, PC)
- 5 ngắt cứng: TRAP, RST7.5; RST6.5; RST5.5 và INTR
- Cổng truyền thông nối tiếp
- Tín hiệu 10/M, RD, WR để điều khiển quá trình đọc ghi dữ liệu
- Cho phép DMA




Thanh ghi dùng chung A (Accumulator) - 3 trạng thái 8 bit,

Sử dụng trong các thao tác số học & logic, nạp & ghi dữ liệu, truy nhập cổng vào/ra

Tất cả các phép toán đều được nạp vào A

Thanh ghi cò - 8 bit



Thanh ghi lệnh I 8 bit (Instruction)

Lưu mã lệnh trước khi thực hiện Giá trị lưu trong I được đưa vào bộ giải mã trước khi thực thi

Thanh ghi bộ đếm chương trình PC 16 bit

Trỏ tới lệnh kế tiếp sẽ được thực thi


Thanh ghi con trỏ ngăn xếp SP 16 bit

Luôn trỏ tới đỉnh ngăn xếp

Bao gồm các nhóm tín hiệu:

 Các chân tạo dao động và cấp nguồn


- Bus địa chỉ
- Bus dữ liệu
- Bus điều khiển
- Tín hiệu ngắt
- Tín hiệu vào/ra nổi tiếp
- Tín hiệu thâm nhập bộ nhớ trực tiếp DMA
- Tín hiệu Reset



Mach tao dao động:


- 8085 cần thêm bộ tạo dao động cộng hưởng
- Bộ Flip-Flop bên trong thực hiện chia tần số dao động với hệ số 2,
 → tần số hoạt động = ½ tần số mạch cộng hưởng

Mạch cộng hưởng thạch anh



Mach reset:

Sau khi Reset, VXL nạp địa chỉ 0000H và PC hoạt động từ địa chỉ này



- Hỗ trợ 2 dạng ngắt: ngắt cứng và ngắt mềm
- Ngắt cứng: các ngắt tác động vào VXL thông qua các chân ngắt

5 ngắt cứng: TRAP; RST7.5; RST6.5; RST5.5 và INTR

Dạng ngắt	Kiểu hoạt động	Mức độ ưu tiên	Che ngắt	Vecto địa chi
TRAP	Sườn và mức	1 (cao nhất)	Không	0024H
RST7.5	Sườn	2	Có	003CH
RST6.5	Mức	3	Có	003HH
RST5.5	Mức	4	Có	002CH
INTR	Mức	5 (thấp nhất)	Có	-

- Lệnh che và không che ngắt (masking/unmasking of interrupt): việc che ngắt được cho phép (enable) hoặc cấm (disable) nhờ các lệnh trong chương trình:
 - EI (enable interrupt): cho phép ngắt
 - DI (disable interrupt): câm ngắt
 - SIM (set interrupt mask): thiết lập chế độ che ngắt

- Ngắt gây ra bởi phần mềm (các lệnh gọi ngắt);
- 8 ngắt mềm từ RST0 đến RST7
- Địa chỉ vector ngắt (chương trình phục vụ ngắt) được tính như sau:

Vector address = số hiệu ngắt x 8


Ví du: địa chỉ vector ngắt của RST5 là: 5x8= 40 = 28H

Địa chỉ của các vector ngắt mềm:


Lệnh	Mã Hex	Vector địa chỉ
RST 0	C7	H0000
RST 1	CF	0008H
RST 2	D7	0010H
RST 3	DF	0018H
RST 4	E7	0020H
RST 5	EF	0028H
RST 6	F7	0030H
RST 7	FF	0038H

• Tách kênh địa chỉ và dữ liệu:

- AD₀-AD₂ được dồn kênh
- Các địa chỉ byte thấp A₀-A₇,
 hoạt động chỉ trong thời gian
 T₁ của chu kỳ máy
- Thông qua mạch chốt IC74LS373 tách được các đường địa chỉ và dữ liệu
- Các tín hiệu A₈-A₁₅ có thể đi trực tiếp đến chân địa chỉ của bộ nhớ hoặc cổng vào ra.





Mục tiêu phân biệt tín hiệu điều khiển giữa Bộ nhớ và I/O



MEMR: Memory read **MEMW:** Memory write

IOR: I/O read IOW: I/O write







BÀI TẬP

Phần Lý thuyết

- 1. Giới thiệu chung Mô hình hệ VXL Nguyên tắc hoạt động
- 2. Cấu trúc và hoạt động của vi xử lý 8085
- 3. Quá trình thực hiện 1 lệnh trong VXL 8085
- 4. Giới thiệu về vi điều khiển PIC
- 5. Bộ công cụ nạp chương trình, công cụ mô phỏng vi điều khiển
- 6. Bộ định thời Timer
- 7. Ghép nối với bộ hiển thị
- 8. ADC
- 9. Giao tiếp truyền dữ liệu
- 10. Ngắt
- 11. PWM



Lệnh và dữ liệu nằm trong bộ nhớ nên cần được đọc về CPU để xử lý




Chu kỳ lệnh:

là chu kỳ VXL tiến hành tuần tự các bước nạp lệnh, giải mã, thực thi

Quá trình này lặp lại đến khi gặp lệnh tạm dừng (Halt).

Khi lệnh Halt được gọi tới thì VXL chuyển vào trạng thái tạm dừng


Để thoát trạng thái tạm dừng cần reset



Chu kỳ máy:


Khi thực hiện chu kỳ lệnh, VXL cần thực hiện 1 đến 5 thao tác đọc/ghi bộ nhớ hay thiết bi ngoại vi,

Mỗi lần thao tác với bộ nhớ hay thiết bị ngoại vi cần 1 chu kỳ thời gian gọi là chu kỳ máy



Nhịp thời gian T (T-State): mỗi chu kỳ máy chiếm khoảng 3 đến 6 xung nhịp đồng hồ, gọi là nhịp thời gian T (T state)

Như vậy: 1 chu kỳ lệnh chứa từ 1 đến 5 chu kỳ máy, 1 chu kỳ máy chứa từ 3 đến 6 nhịp thời gian T:



Quan hệ giữa chu kỳ lệnh - chu kỳ máy - nhịp thời gian T

Các dạng khác nhau của chu kì máy


• Được mô tả bởi các tín hiệu IO/\overline{M} , S_0 , S_1 tạo ra tại 1 thời điểm đầu của chu kỳ máy và không thay đổi trong quá trình của chu kỳ máy:

Chu kỳ máy	Tín hiệu trạng thái			Tín hiệu điều khiển		
	IO/M̄	S_1	S_0	\overline{RD}	\overline{WR}	INTA
Nạp lệnh	0	1	1	0	1	1
Đọc bộ nhớ	0	1	0	0	1	1
Ghi bộ nhớ	0	0	1	1	0	1
Đọc I/O	1	1	0	0	1	1
Ghi I/O	1	0	1	1	0	1
Đáp ứng INTR	1	1	1	1	1	0
BUS nghỉ	0	0	0	1	1	1


Các dạng tín hiệu trên giản đồ thời gian

VXL thực hiện tuần tự các chu kỳ máy, thể hiện trên các giản đồ thời gian


Tín hiệu xung nhịp (Clock signal)



- Típ hiệu đơn:




- Nhóm tín hiệu (Bus):




Khi nào thì tín hiệu thay đổi


- Tích cực của 1 tín hiệu phụ thuộc sự thay đổi của 1 tín hiệu khác
- Tích cực của 1 tín hiệu phụ thuộc sự thay đổi của nhiều tín hiệu khác
- Tích cực của nhiều tín hiệu phụ thuộc sự thay đổi của 1 tín hiệu
- Tích cực của nhiều tín hiệu phụ thuộc sự thay đổi của nhiều tín hiệu

Khi nào thì tín hiệu thay đổi






 $-A_0-A_7$: địa chỉ byte thấp



- Bus dữ liệu (data bus):



Chu kỳ ghi dữ liệu: dữ liệu đưa lên bus vào đầu T₂

Quá trình đọc

Chọn địa chỉ nhớ hoặc địa chỉ của thiết bị ngoại vi


Dữ liệu được đưa lên data bus




Quá trình ghi

Dữ liệu đã sẵn sàng ở thanh ghi của VXL và việc đưa dữ liệu ra bus dữ liệu có thời gian truy nhập bằng 0

– Địa chỉ byte cao A_8 - A_{15} :




– IO/M; S_0 ; S_1 : đây là các tín hiệu trạng thái, tích cực từ T_1 và kéo dài hết chu kỳ máy. Tín hiệu này quyết định dạng chu kỳ máy sẽ thực



· Giản-đồ thời gian của một số tín hiệu:

 RD và WR: quyết định chiều của quá trình truyền dữ liệu; 2 tín hiệu này không bao giờ tích cực tại cùng 1 thời điểm.



Chu kỳ máy


VXL 8085 có 7 dạng chu kỳ máy, gồm:

- Nạp lệnh (Opcode Fetch)
- Đọc bộ nhớ (read memory)
- Ghi bộ nhớ (write memory)
- −Đọc I/O (read I/O)
- Ghi I/O (write I/O)
- Đáp ứng ngắt
- -Bus ở trạng thái không hoạt động (Bus idle)

Nạp lệnh

Mô tả dòng dữ liệu từ bộ nhớ đến VXL


Chiều dài của chu kỳ nạp lệnh không cố Định, dài từ 4T đến 6T phụ thuộc câu lệnh




Nạp lệnh

Giản đồ thời gian chu kỳ nạp lệnh


- T_1 (A_8 - A_{15} ; ALE-> A_0 - A_7 ; tín hiệu trạng thái 011);
- T₂: RD=0; đọc dữ liệu từ
 bộ nhớ, đưa lên data bus
- T₃: VXL nạp dữ liệu từ bus vào IR và cho RD=1 (cấm truy nhập bộ nhớ)
- T₄: VXL giải mã lệnh, từ
 lệnh nhận được sẽ quyết
 định dùng T₅,T₆ hay quay
 về T₁ với lệnh kế tiếp




Đọc bộ nhớ




Ghi bộ nhớ




Đọc dữ liệu từ cổng ngoại vi




Đưa dữ liệu ra cổng ngoại vi




Chu kỳ đáp ứng ngắt RST




Giản đồ đáp ứng lệnh CALL




Giản đồ thời gian lệnh DAD



Giản đồ thời gian lệnh TRAP



Giản đồ thời gian lệnh MVI, 30A



Giản đồ thời gian lệnh STA

