

3 端子正定電圧電源

■ 概要

NJM7800S は、 l_0 =1.5A の 3 端子正定電圧電源です。 既存の NJM7800 と比較し、出力電圧精度の向上、動作温度範囲の 拡大およびセラミックコンデンサ対応しました。

外形図




NJM7800SDL1 (TO-252-3)

■ 特長


・出力電流・出力電圧精度1.5 A max.V_O=±3.0%

- ・ 高リップルリジェクション
- ・ セラミックコンデンサ対応
- · 過電流保護機能内蔵
- ・サーマルシャットダウン回路内蔵
- ・電圧ランク 5V, 8V, 12V, 15V, 24V
- ・パッケージ TO-252-3

■端子配列



■ 等価回路図



NJM7800S

■ 絶対最大定格

(指定なき場合には T_a = 25°C)

| 項目 | 記号 | 最 大 定 格 | 単 位 |
|---------|------------------|--|-----|
| 入力電圧 | V _{IN} | NJM7805S to NJM7815S : 35 NJM7824S : 40 | V |
| 消費電力 | P_{D} | 1190 (*1) 3125 (*2) | mW |
| 接合部温度範囲 | Tj | - 40 to + 150 | °C |
| 動作温度範囲 | T _{opr} | - 40 to + 125 | °C |
| 保存温度範囲 | T _{stg} | - 50 to + 150 | °C |

- (*1) 基板実装時 76.2×114.3×1.6mm (2層 FR-4) で EIA/JDEC 規格サイズ、且つ銅箔面積100mm²
- (*2) 基板実装時 76.2×114.3×1.6mm (4層 FR-4) で EIA/JDEC 準拠による

4層内箔面積:74.2x74.2mm, JEDEC Standard JESD51-5 に準拠し、サーマルビアホールを適用

■ 電気的特性

(C_{IN}=0.33µF, C_O=0.1µF, T_i=25°C) 測定はパルス試験とする

| 項 目 | 記号 | 条件 | 最小 | 標準 | 最大 | 単 位 |
|-------------|---------------------------|---|-------|------|-------|----------|
| NJM7805SDL1 | | | • | | | <u> </u> |
| 出力電圧 | Vo | V _{IN} =10V, I _O =0.5A | 4.85 | 5.0 | 5.15 | V |
| ラインレギュレーション | ΔV_{O} - V_{IN} | V_{IN} =7V to 25V, I_{O} =0.5A | - | 3 | 100 | mV |
| ロードレギュレーション | ΔV_{O} - I_{O} | V _{IN} =10V, I _O =0.005A to1.5A | - | 15 | 100 | mV |
| 無効電流 | IQ | V _{IN} =10V, I _O =0 mA | - | 4.2 | 6.0 | mA |
| 出力電圧温度係数 | ΔV _O /ΔΤ | V _{IN} =10V, I _O =5 mA | - | -0.5 | - | mV/ºC |
| リップル除去比 | RR | V _{IN} =10V, I _O =0.5A, e _{in} =2V _{P-P} , f=120Hz | 68 | 78 | - | dB |
| 出力雑音電圧 | V _{NO} | V _{IN} =10V, BW=10Hz to100kHz, I _O =0.5A | - | 45 | - | μVrms |
| 入出力間電位差 | ΔV_{IO} | I _O =1.5A | - | 2.2 | - | V |
| | | | | | | |
| NJM7808SDL1 | | | | | | |
| 出力電圧 | Vo | V _{IN} =14V, I _O =0.5A | 7.76 | 8.0 | 8.24 | V |
| ラインレギュレーション | ΔV_{O} - V_{IN} | V _{IN} =10.5V to 25V, I _O =0.5A | - | 6 | 160 | mV |
| ロードレギュレーション | ΔV_{O} - I_{O} | V _{IN} =14V, I _O =0.005A to 1.5A | - | 15 | 160 | mV |
| 無効電流 | IQ | V_{IN} =14V, I_{O} =0 mA | - | 4.3 | 6.0 | mA |
| 出力電圧温度係数 | $\Delta V_{O}/\Delta T$ | V_{IN} =14V, I_{O} =5 mA | - | -0.8 | - | mV/ºC |
| リップル除去比 | RR | V _{IN} =14V, I _O =0.5A, e _{in} =2V _{P-P} , f=120Hz | 62 | 72 | - | dB |
| 出力雑音電圧 | V _{NO} | V_{IN} =14V, BW=10Hz to100kHz, I_{O} =0.5A | - | 55 | - | μVrms |
| 入出力間電位差 | ΔV_{IO} | I _O =1.5A | - | 2.2 | - | V |
| | | | | | | |
| NJM7812SDL1 | | | | | | |
| 出力電圧 | Vo | V _{IN} =19V, I _O =0.5A | 11.64 | 12.0 | 12.36 | V |
| ラインレギュレーション | ΔV_{O} - V_{IN} | V_{IN} =14.5V to 30V, I_{O} =0.5A | - | 10 | 240 | mV |
| ロードレギュレーション | ΔV_{O} - I_{O} | V _{IN} =19V, I _O =0.005A to 1.5A | - | 25 | 240 | mV |
| 無効電流 | IQ | V _{IN} =19V, I _O =0 mA | - | 4.3 | 6.0 | mA |
| 出力電圧温度係数 | $\Delta V_{O}/\Delta T$ | | - | -1.2 | - | mV/ºC |
| リップル除去比 | RR | V _{IN} =19V, I _O =0.5A, e _{in} =2V _{P-P} , f=120Hz | 61 | 71 | - | dB |
| 出力雑音電圧 | V _{NO} | V _{IN} =19V, BW=10Hz to100kHz, I _O =0.5A | - | 75 | - | μVrms |
| 入出力間電位差 | ΔV_{IO} | I _O =1.5A | - | 2.2 | - | V |

■ 電気的特性


| (C _{IN} =0.33µF, C _O =0.1µF, T _i =25)測定I | はパルス試験とする |
|--|-----------|
|--|-----------|


| | | (" | , . | | | |
|-------------|---------------------------|---|-------|------|-------|-------|
| 項目 | 記号 | 条件 | 最小 | 標準 | 最大 | 単位 |
| NJM7815SDL1 | | | | | | |
| 出力電圧 | Vo | V _{IN} =23V, I _O =0.5A | 14.55 | 15.0 | 15.45 | V |
| ラインレギュレーション | ΔV_{O} - V_{IN} | V_{IN} =17.5V to 30V, I_{O} =0.5A | - | 11 | 300 | mV |
| ロードレギュレーション | ΔV_{O} - I_{O} | V _{IN} =23V, I _O =0.005A to 1.5A | | 35 | 300 | mV |
| 無効電流 | I _Q | $V_{IN}=23V$, $I_{O}=0$ mA | - | 4.4 | 6.0 | mA |
| 出力電圧温度係数 | $\Delta V_O/\Delta T$ | V_{IN} =23V, I_{O} =5 mA | - | -1.5 | - | mV/ºC |
| リップル除去比 | RR | V _{IN} =23V, I _O =0.5A, e _{in} =2V _{P-P} , f=120Hz | 60 | 70 | - | dB |
| 出力雑音電圧 | V _{NO} | V_{IN} =23V, BW=10Hz to 100kHz, I_{O} =0.5A | - | 90 | - | μVrms |
| 入出力間電位差 | ΔV_{IO} | I _O =1.5A | - | 2.2 | - | V |
| | | | | | | |
| NJM7824SDL1 | | | | | | |
| 出力電圧 | Vo | V _{IN} =33V, I _O =0.5A | 23.28 | 24.0 | 24.72 | V |
| ラインレギュレーション | ΔV_{O} - V_{IN} | V_{IN} =27V to 38V, I_{O} =0.5A | - | 18 | 480 | mV |
| ロードレギュレーション | ΔV_{O} - I_{O} | V _{IN} =33V, I _O =0.005A to 1.5A | - | 65 | 480 | mV |
| 無効電流 | I _Q | $V_{IN}=33V$, $I_{O}=0$ mA | - | 4.6 | 6.0 | mA |
| 出力電圧温度係数 | $\Delta V_O / \Delta T$ | V_{IN} =33V, I_{O} =5 mA | - | -2.4 | - | mV/ºC |
| リップル除去比 | RR | V_{IN} =33V, I_{O} =0.5A, e_{in} =2V _{P-P} , f=120Hz | 56 | 66 | | dB |
| 出力雑音電圧 | V _{NO} | V_{IN} =33V, BW=10Hz to 100kHz, I_{O} =0.5A | - | 120 | - | μVrms |
| 入出力間電位差 | ΔV_{IO} | I _O =1.5A | - | 2.2 | - | V |

NJM7800S

■ 測定回路

- 1. 出力電圧, ラインレギュレーション, ロードレギュレーション, 無効電流, 出力電圧温度係数, 出力雑音電圧, 出力短絡保護
- 2. リップル除去比





測定はパルス試験とする

 $RR = 20 \log_{10} \left(\frac{ein}{eo} \right)$

I_O=I_{IN}-I_O

・入力コンデンサ CN について

入力コンデンサ Cin は、電源インピーダンスが高い場合や、Vin 又はGND 配線が長くなった場合の発振を防止する効果があります。

そのため、推奨値(電気的特性共通条件欄に記載している容量値)以上の入力コンデンサCIN をVIN端子-GND端子間にできるだけ配線が短くなるように接続してください。

・出力コンデンサ Co について

出力コンデンサCo はレギュレータ内蔵のエラーアンプの位相補償を行うために必要であり、容量値とESR(Equivalent Series Resistance: 等価直列抵抗)が回路の安定度に影響を与えます。

推奨容量値(電気的特性共通条件欄に記載している容量値)未満の Co を使用すると内部回路の安定度が低下し、出力ノイズの増加、レギュレータの発振等が起こる可能性がありますので、安定動作のために推奨容量値以上のCo を、Vouт 端子 - GND 端子間に最短配線で接続して下さい。

尚、Co は容量値が大きいほど出力ノイズとリップル成分が減少し、出力負荷変動に対する応答性も向上させることが出来ます。

また、コンデンサ固有の特性変動量(周波数特性、温度特性、DC バイアス特性)やバラツキを充分に 考慮する必要がありますので、温度特性が良く、出力電圧に対し余裕を持った耐圧のものを推奨 致します。

本製品は低ESR品を始め、幅広い範囲のESRのコンデンサで安定動作するよう設計されておりますがコンデンサの選定に際しては、上記特性変動等もご考慮の上、適切なコンデンサを選定してください。


■ 熱特性

| 項 目 | 記号 | 値 | 単 位 |
|--------------|------------------------|-------------------|------|
| 接合部 — 周囲雰囲気間 | θ_{ja} | 105(*1) 40(*2) | °C/W |
| 接合部 — ケース表面間 | Ψ_{jt} | 17(*1) 12(*2) | °C/W |

- (*1) 基板実装時 76.2×114.3×1.6mm (2層 FR-4) で EIA/JDEC 規格サイズ、且つ銅箔面積100mm²
- (*2) 基板実装時 76.2×114.3×1.6mm (4層 FR-4) で EIA/JDEC 準拠による

4層内箔面積:74.2x74.2mm, JEDEC Standard JESD51-5 に準拠し、サーマルビアホールを適用

■ 消費電力 – 周囲温度特性例





(*1): 基板実装時 76.2×114.3×1.6mm (EIA/JEDEC 規格サイズ, 2層 FR-4) 基板実装時、且つ銅箔面積100mm²


(*2): 基板実装時 76.2×114.3×1.6mm (EIA/JEDEC 規格サイズ, 4層 FR-4) 基板実装時


4層内箔面積: 74.2×74.2mm, JEDEC Standard JESD51-5 に準拠しサーマルビアホールを適用


■ 特性例 (5V)



















■ 特性例 (5V)
















■ 特性例 (24V)



















■ 特性例 (24V)











NJM7800S

MEMO

<注意事項>
このデータブックの掲載内容の正確さには
万全を期しておりますが、掲載内容について
何らかの注めな保証を行うものではありませ
ん。とくに応用回路については、製品の代表
的な応用例を説明するためのものです。また、
工業所有権その他の権利の実施権の許諾を伴
うものではなく、第三者の権利を侵害しない
ことを保証するものでもありません。