

ГУАП

КАФЕДРА № 44

ОТЧЕТ
ЗАЩИЩЕН С ОЦЕНКОЙ
ПРЕПОДАВАТЕЛЬ

доц, к.т.н., доц.

О.О. Жаринов

должность, уч. степень, звание

подпись, дата

инициалы, фамилия

ОТЧЕТ О ЛАБОРАТОРНОЙ РАБОТЕ №6

РАЗРАБОТКА ФОРМИРОВАТЕЛЯ ИМПУЛЬСНО-ВРЕМЕННОЙ
КОДОВОЙ ГРУППЫ
по курсу: Схемотехника

РАБОТУ ВЫПОЛНИЛ

СТУДЕНТ ГР. №

4341в

04.05.2026

Р.С. Кулаков

подпись, дата

инициалы, фамилия

Санкт-Петербург
2026

1 Цель работы

Разработать проект формирователя импульсно-временной кодовой группы в среде программирования Quartus

2 Подробное описание задания, с требуемой временной диаграммой (не забыть указать размерности длительностей импульсов и интервалов времени), с описанием принципа работы разрабатываемой схемы

Разработать проект схемы формирователя импульсно-временной кодовой группы (ИВКГ), представляющей собой последовательность из трёх импульсов, формируемых по входному запускающему сигналу

2.1 Вариант 11

2.2 Длительность каждого импульса группы

2.3 Параметры формируемой ИВКГ

- Длительность первого импульса $\tau_1 = 3$ мкс
- Длительность второго импульса $\tau_2 = 2$ мкс
- Длительность третьего импульса $\tau_3 = 1$ мкс

2.4 Интервалы между импульсами задаются как промежутки времени между передними фронтами соседних импульсов

- между первым и вторым импульсами τ_1 и τ_2 (Δt_1) — 6 мкс
- между вторым и третьим импульсами τ_2 и τ_3 (Δt_2) — 3 мкс

Погрешность формирования длительностей выходных импульсов и интервалов между ними не должна превышать 10%. Импульсно-временная кодовая группа должна формироваться всякий раз, когда на вход будет подаваться запускающий импульс




Рисунок 1 – Временная диаграмма

Интервалы Δt_1 и Δt_2 отсчитываются между моментами появления передних фронтов соседних импульсов.




Рисунок 2 – Структурная схема устройства формирователя импульсно-временной кодовой группы

3 Краткое описание концепции разработки схемы и соответствующих схемотехнических решений

Основой для разработки схемы послужила структурная схема из методических указаний. В состав схемы входят: D-триггер управления разрешающим сигналом (Т), логическая схема И, счётчик импульсов (Сч), дешифратор (ДШ), три JK-триггера-формирователя импульсов, схема ИЛИ и D-триггер формирователя сигнала сброса.

Обоснование частоты тактовых импульсов ГТИ

Минимальная из заданных длительностей — $\tau_3 = 1$ мкс. Для обеспечения погрешности формирования на уровне не более 10% (т.е. не более 0,1 мкс) период следования тактовых импульсов должен быть:

$$T_{\text{такт}} \leq 0,1 \times \tau_{\text{min}} = 0,1 \times 1 \text{ мкс} = 0,1 \text{ мкс}$$

Следовательно, частота тактовых импульсов должна быть не ниже:

$$F \geq 1 / 0,1 \text{ мкс} = 10 \text{ МГц}$$

$T = \Delta t_1 + \Delta t_2 + \tau_3 = 6 + 3 + 1 = 10$ мкс. За это время счётчик досчитает до $10 / 0,1 = 100$

С учётом того, что для инициации сброса требуется ещё один такт после окончания формирования ИВКГ, максимальное значение счётчика составит 101.

Так как $2^7 = 128 > 101$, разрядность счётчика и дешифратора достаточна 7 бит.

Схема разрабатывается по синхронному принципу. В качестве основного узла используется счётчик, работающий только при наличии сигнала разрешения. Далее значение счётчика подаётся на дешифратор, выходы которого формируют управляющие сигналы для триггеров трёх импульсных формирователей.

Для реализации проекта целесообразно использовать:

- счётчик на базе LPM_COUNTER
- дешифратор на базе LPM_DECODE
- три триггера для формирования выходных импульсов
- дополнительный триггер для формирования сигнала разрешения работы схемы и сброса

Необходимые выходы дешифратора:

1. 0 — начало первого импульс
2. 30 — окончание первого импульса
3. 60 — начало второго импульса
4. 80 — окончание второго импульса
5. 90 — начало третьего импульса
6. 100 — окончание третьего импульса
7. 101 — сброс схемы

4 Схема устройства в графическом формате в среде Quartus




Рисунок 3 – Схема часть 1




Рисунок 4 – Схема часть 2




Рисунок 5 – Схема часть 3




Рисунок 6 – Схема часть 4

5 Рисунок, на котором представлена информация о назначенных выводах ПЛИС для проекта схемы




Рисунок 7 – Схема назначенных выводов ПЛИС для проекта схемы

	Node Name	Direction	Location
1	clk	Input	PIN_12
2	clk_en	Output	PIN_1
3	cout_e	Output	PIN_2
4	q[6]	Output	PIN_3
5	q[5]	Output	PIN_4
6	q[4]	Output	PIN_5
7	q[3]	Output	PIN_6
8	q[2]	Output	PIN_7
9	q[1]	Output	PIN_8
10	q[0]	Output	PIN_15
11	reset	Output	PIN_16
12	s	Output	PIN_17
13	start	Input	PIN_18

Рисунок 8 – Информация о назначенных выводах ПЛИС для проекта схемы

6 Скриншот окна с результатами компиляции (с отображением задействованных для проекта ресурсов ПЛИС)

Flow Status	Successful - Sun May 03 23:01:12 2026
Quartus II Version	9.1 Build 350 03/24/2010 SP 2 SJ Web Edition
Revision Name	lab6
Top-level Entity Name	lab6
Family	MAX II
Device	EPM570T100C5
Timing Models	Final
Met timing requirements	Yes
Total logic elements	24 / 570 (4 %)
Total pins	13 / 76 (17 %)
Total virtual pins	0
UFM blocks	0 / 1 (0 %)

Рисунок 9 – Результат компиляции

7 Рисунки временных диаграмм работы схемы в среде Quartus




Рисунок 10 – Временная диаграмма схемы в режиме функциональной симуляции (общий вид)




Рисунок 11 – Временная диаграмма схемы в режиме функциональной симуляции (часть 1)




Рисунок 12 – Временная диаграмма схемы в режиме функциональной симуляции (часть 2)




Рисунок 13 - Временная диаграмма схемы в режиме функциональной симуляции (часть 3)




Рисунок 14 – Временная диаграмма схемы в режиме временной симуляции (общий вид)




Рисунок 15 – Временная диаграмма схемы в режиме временной симуляции (часть 1)




Рисунок 16 – Временная диаграмма схемы в режиме временной симуляции (часть 2)




Рисунок 17 – Временная диаграмма схемы в режиме временной симуляции (часть 3)

8 Оценка задержки распространения сигналов, вносимой схемой




Рисунок 18 – Временная диаграмма, иллюстрирующая задержку в схеме

Задержка между поступлением входного сигнала и изменением выходного кода счетчика при временном моделировании составила примерно 9ns

Выводы

В ходе выполнения лабораторной работы был разработан проект формирователя импульсно-временной кодовой группы с заданными параметрами:

$$\tau_1 = 3 \text{ мкс}, \tau_2 = 2 \text{ мкс}, \tau_3 = 1 \text{ мкс}, \Delta t_1 = 6 \text{ мкс}, \Delta t_2 = 3 \text{ мкс}$$

Разработанный проект обеспечивает формирование трёх последовательных импульсов при подаче одиночного запускающего сигнала.

При разработке использовались: счётчик, дешифратор и триггеры для формирования выходной последовательности. Функциональное и временное моделирование позволяют проверить корректность работы схемы и убедиться в соблюдении заданных временных параметров

Список используемых источников

1. Жаринов О.О. Учебно-методические материалы к выполнению лабораторной работы №6 по дисциплине “Схемотехника” (1-й семестр изучения дисциплины). ГУАП, 2025. – 9 с. (Интернет-ресурс) //URL: <https://pro.guap.ru/inside/student/tasks/0bd0cd466fe98176304673486945bd52/download> (дата обращения: 03.05.2026)