**Лабораторная работа №4.**
**Разработка счетчика с заданным основанием счета на ПЛИС с использованием языков описания аппаратуры**

**Цель раб**оты. Разработать проект счетчика с заданным основанием счета в среде программирования Quartus, с использованием языков описания аппаратуры.

## Краткие теоретические сведения

Разработка счетчика с заданным основанием счета является одной из типовых задач проектирования цифровых схем. При формировании такого цифрового устройства можно как опираться на схемотехнический вариант реализации счетчика на триггерах, модули которых реализуются на языках описания аппаратуры (Verilog, System Verilog, VHDL), сформировав программу на основе структурного способа описания схемы, так и использовать варианты типовых программных решений на основе поведенческого описания.

Существенным отличием реализации счетчиков и иных последовательностных устройств на языках описания аппаратуры является то, что при поведенческом способе программирования структурная реализация схемы становится неочевидной. Для визуализации схемы, соответствующей программной реализации, в САПР имеется специальный инструмент – RTL Viewer. С целью проведения сравнительного анализа различных подходов к программной реализации счетчика при выполнении лабораторной работы следует реализовать проект функционального модуля счетчика с заданным основанием счета, используя как структурное, так и поведенческое описание.

В качестве примера в листинге 4.1 представлен пример программной реализации счетчика с основанием счета 19 на основе поведенческого описания схемы. Заметим, что у данного модуля функциональность дополнительно расширена по сравнению со схемой, которая разрабатывалась в прошлом семестре (см. рис. 4.1): здесь дополнительно введен вход разрешения работы (enable) и выход переполнения (cout), активирующийся по спаду входного тактового импульса, когда на выходах счетчика установился код, равный 18. Этим обеспечивается возможность каскадирования счетчиков, если последующий также снабжен входом разрешения работы.

*Листинг 4.1. Текст программы, реализующей счетчик с основанием счета, равным 19, на основе поведенческого описания схемы*

```
module LR4 (
input clk,
input enable,
input reset,
output [4:0] counter,
output cout
);

always @(posedge clk or posedge reset)
begin
 if(reset)
    counter <= 5'd0;
 else
 if (counter == 5'd18)
    counter <= 5'b0;
 else if (enable)
```



© Жаринов О.О. Учебно-методические материалы к выполнению лабораторной работы №4 по дисциплине “Схемотехника” (2-й семестр изучение дисциплины), ГУАП: Кафедра 44, 2026. – 5 с.

```
        counter <= counter + 1'd1;
end
always @ (negedge clk)
begin
cout <= (counter == 5'd18);
end
endmodule
```





*Рис. 4.1. Схема синхронного счетчика с основанием счета 19*

В листинге 4.2 приведен текст программы с функциональностью, полностью идентичной схеме, приведенной на рис. 4.1, составленной на основе поведенческого описания, а на рис.4.3 – на основе структурного описания.



© Жаринов О.О. Учебно-методические материалы к выполнению лабораторной работы №4 по дисциплине “Схемотехника” (2-й семестр изучение дисциплины), ГУАП: Кафедра 44, 2026. – 5 с.

*Листинг 4.2. Текст программы, реализующей схему счетчика, построенного по схеме на рис. 4.1, на основе поведенческого описания схемы*

```
module LR_03(
	input logic CLK,
	output logic q0, q1, q2, q3, q4
);

logic	b;
logic [4:0] T; // упр. входы триггеров
logic [4:0] Q; // выходы триггеров

always@(posedge CLK)
begin
// побитовое искл. ИЛИ выхода с входом
// обеспечивает функциональность Т-триггера
	Q[4:0] <= Q[4:0] ^ T[4:0];
end

assign	b = Q[1] & Q[4];
assign	T[0] = ~b;
assign	T[1] = Q[0] | b;
assign	T[2] = Q[0] & Q[1];
assign	T[3] = Q[0] & Q[1] & Q[2];
assign	T[4] = b | Q[0] & Q[1] & Q[2] & Q[3];

assign	q0 = Q[0];
assign	q1 = Q[1];
assign	q2 = Q[2];
assign	q3 = Q[3];
assign	q4 = Q[4];

endmodule
```

*Листинг 4.3. Текст программы, реализующей счетчик с основанием счета, равным 19, на основе структурного описания схемы*

```
module LR_03(
	input logic CLK,
	output logic q0, q1, q2, q3, q4
);

logic	b, A0123;
logic [4:0] T; // упр. входы триггеров
logic [4:0] Q; // выходы триггеров

tff TQ0(.CLK(CLK), .T(T[0]),.Q(Q[0]));
tff TQ1(.CLK(CLK), .T(T[1]),.Q(Q[1]));
tff TQ2(.CLK(CLK), .T(T[2]),.Q(Q[2]));
tff TQ3(.CLK(CLK), .T(T[3]),.Q(Q[3]));
tff TQ4(.CLK(CLK), .T(T[4]),.Q(Q[4]));

and(b, Q[1], Q[4]);
```



© Жаринов О.О. Учебно-методические материалы к выполнению лабораторной работы №4 по дисциплине “Схемотехника” (2-й семестр изучение дисциплины), ГУАП: Кафедра 44, 2026. – 5 с.

```
not(T[0], b);
or (T[1], Q[0], b);
and(T[2], Q[0], Q[1]);
and(T[3], Q[0], Q[1], Q[2]);
and(A0123, Q[0], Q[1], Q[2], Q[3]);
or(T[4], b, A0123);

// буферы buf вместо wire на схеме,
// т.к. в Verilog wire тип переменной
buf w1(q0, Q[0]);
buf w2(q1, Q[1]);
buf w3(q2, Q[2]);
buf w4(q3, Q[3]);
buf w5(q4, Q[4]);

endmodule
```

**Варианты заданий***

Задание заключается в формировании проекта синхронного суммирующего счетчика с заданным основанием счета (M) на языке Verilog. Состояние двоичного кода, равное M, даже на очень краткое время, не допускается. Не должно быть также даже кратковременных вставок “неправильных” кодов в моменты переключений триггеров счетчика при функциональной симуляции.

Для реализации заданного основания счета при выполнении лабораторной работы запрещается использовать принцип обратной связи на входы сброса триггеров вследствие общеизвестных недостатков такого подхода к разработке.

Данные вариантов заданий совпадают с данными, приведенными в методических указаниях к лабораторным работам №3 и №4, выполненным в предыдущем семестре изучения дисциплины.

***Примечание**:

Если отчет представлен после указанной предельной даты выполнения работы, то, помимо основного задания, следует выполнить дополнительные задания:

1) реализовать вычитающий счетчик с тем же основанием счета на языке Verilog, и осуществить его моделирование,

2) реализовать проект счетчика на языке VHDL и осуществить его моделирование,

3) осуществить моделирование проекта в среде ModelSim Altera, с использованием файла, описывающего тестовые воздействия (testbench).

**Порядок выполнения работы**

1. Получить вариант задания у преподавателя во время занятия по расписанию, удостовериться в правильном понимании задания и критериев его оценки.
2. Реализовать 2 проекта счетчика на языке Verilog: для первого следует использовать поведенческое описание схемы, для второго – структурное. Для реализации структурного подхода обучающийся должен взять за основу любой из двух выполненных в прошлом семестре проектов: либо схему из отчета о лабораторной работе №3, либо схему из отчета о лабораторной работе №4.
3. Осуществить компиляцию проектов и провести их функциональное моделирование. Убедиться в работе проекта в соответствии с данными полученного варианта, продемонстрировать работу преподавателю.



© Жаринов О.О. Учебно-методические материалы к выполнению лабораторной работы №4
по дисциплине “Схемотехника” (2-й семестр изучение дисциплины), ГУАП: Кафедра 44, 2026. – 5 с.

4. Выбрать тип ПЛИС и назначить выводы ПЛИС для входов и выходов проекта, выполнить моделирование с учетом задержек (timing simulation). Убедиться в работе проекта в соответствии с данными полученного варианта. Сохранить результаты компиляции проектов, с представленными данными о задействованных ресурсах ПЛИС, и временные диаграммы, полученные при моделировании обоих проектов.
5. Вызвать меню RTL Viewer и получить структурный эквивалент схемы. Сохранить результаты в виде скриншота для обоих проектов.
6. При необходимости (см. примечание к вариантам заданий) выполнить все перечисленные дополнительные задания.
7. Сохранить проект, выйти из среды Quartus. Закончить работу.

## Содержание отчета

1. Цель работы.
2. Полная формулировка задания на работу, с указанием основания счетчика.
3. Краткое описание концепции разработки проектов счетчика на языке описания аппаратуры, с использованием поведенческого и структурного описания схемы.
4. Листинги двух вариантов программной реализации счетчика.
5. Информация о назначении выводов ПЛИС для проекта.
6. Эквивалентные схемы разработанных программных проектов, полученные с испорльзованием RTL Viewer.
7. Скриншот окна компиляции, в котором имеется информация о задействованных ресурсах ПЛИС.
8. Временные диаграммы работы проектов (поведенческого и структурного вариантов реализации программы) в среде Quartus: результаты функциональной и временной симуляции в среде Quartus.
9. Выводы, в которых нужно помимо общих положений, описать различие в результатах, получаемых при реализации проекта на языке программирования аппаратуры по сравнению с графическим вариантом реализации: как соотносятся друг с другом задержки распространения сигналов от входа до выхода, вносимые схемами, а также ресурсы, затрачиваемые в ПЛИС на размещение проекта. Кроме того, следует сравнить результаты, полученные двумя методами программной реализации проекта, реализованными в данной лабораторной работе.
10. Список используемых источников. Обязательно наличие ссылки на электронную версию методических указаний по данной лабораторной работе, размещенную в личном кабинете, а также на свой собственный отчет о лабораторной работе №3 или №4, выполненной в предыдущем семестре изучения дисциплины и размещенный в личном кабинете студента, если в процессе выполнения лабораторной работы оттуда была использована информация для реализации структурного описания схемы.

## Рекомендуемая литература


1. Проектирование встраиваемых систем на ПЛИС. / З.Наваби; перев. с англ. В.В. Соловьева. – М.: ДМК Пресс, 2016. - 464 с.
2. Проектирование цифровых устройств на ПЛИС: учеб. пособие / И.В. Ушенина. - СПб: Лань, 2022. - 408 с.
3. Цифровая схемотехника и архитектура компьютера / Д.М. Харрис, С.Л. Харрис; пер. с англ. ImaginationTechnologies. – М.: ДМК Пресс, 2018. - 792 с.




© Жаринов О.О. Учебно-методические материалы к выполнению лабораторной работы №4 по дисциплине “Схемотехника” (2-й семестр изучение дисциплины), ГУАП: Кафедра 44, 2026. – 5 с.