

ГУАП

КАФЕДРА № 44

ОТЧЕТ
ЗАЩИЩЕН С ОЦЕНКОЙ
ПРЕПОДАВАТЕЛЬ

доц, к.т.н., доц.

О.О. Жаринов

должность, уч. степень, звание

подпись, дата

инициалы, фамилия

ОТЧЕТ О ЛАБОРАТОРНОЙ РАБОТЕ №1

Разработка комбинационного устройства на основе ПЛИС в среде Quartus

по курсу: Схемотехника

РАБОТУ ВЫПОЛНИЛ

СТУДЕНТ ГР. №

4341в

28.02.2026

Р.С. Кулаков

подпись, дата

инициалы, фамилия

Санкт-Петербург
2026

1 Цель работы

Разработать проект комбинационного устройства на основе программируемой логической интегральной схемы в среде программирования Quartus: приобрести навыки формирования проекта комбинационного устройства по заданной таблице истинности.

2 Задание на работу

Вариант – 11

Таблица 1 – Таблица истинности

Состояния входных сигналов			Состояния выходных сигналов	
			Вариант 11	
x2	x1	x0	y1	y0
0	0	0	1	0
0	0	1	1	0
0	1	0	1	1
0	1	1	0	0
1	0	0	0	1
1	0	1	0	1
1	1	0	1	0
1	1	1	0	1

3 Ход работы

Сформируем диаграммы Вейча для формирования логических выражений.

				x1			
					x2		
			1	1	1	0	
	x0		1	0	0	0	

Рисунок 1 – Диаграмма Вейча для y1

$$y1 = nx2nx1+x1nx0$$




Рисунок 4 – Схема ПЛИС

x		Named:		<<>> Edit: ☐ ☒				
		Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard	Reserved
1		x0	Input	PIN_26	1		3.3-V LVTTL (default)	
2		x1	Input	PIN_27	1		3.3-V LVTTL (default)	
3		x2	Input	PIN_28	1		3.3-V LVTTL (default)	
4		y0	Output	PIN_29	1		3.3-V LVTTL (default)	
5		y1	Output	PIN_30	1		3.3-V LVTTL (default)	
6		<<ne...						

Рисунок 5 – Назначенные входы и выходы ПЛИС

Flow Status	Successful - Sat Feb 28 22:23:57 2026
Quartus II Version	9.1 Build 350 03/24/2010 SP 2 SJ Web Edition
Revision Name	lab1
Top-level Entity Name	lab1
Family	MAX II
Device	EPM570T100C5
Timing Models	Final
Met timing requirements	Yes
Total logic elements	2 / 570 (< 1 %)
Total pins	5 / 76 (7 %)
Total virtual pins	0
UFM blocks	0 / 1 (0 %)

Рисунок 6 – Результат компиляции

Следующим шагом, расставляем входы и выходы на свободные пины ПЛИС.

5 Моделирование работы проекта

Рисунки временных диаграмм работы схемы в среде Quartus.




Рисунок 7 – Временная диаграмма в режиме функциональной симуляции




Рисунок 8 – Временная диаграмма в режиме временной симуляции




Рисунок 9 – Часть временной диаграммы в режиме временной симуляции для анализа задержки

Задержка составляет около 10 наносекунд.

6 Вывод

В ходе выполнения лабораторной работы был разработан проект комбинационного устройства на основе ПЛИС в среде Quartus в соответствии с заданной таблицей истинности. Были сформированы логические выражения, описывающие связь входных и выходных сигналов, после чего реализована схема.

Проект успешно скомпилирован, выполнено функциональное и временное моделирование. Произведено назначение выводов ПЛИС и оценена задержки распространения сигнала. В результате получены практические навыки проектирования комбинационных устройств, формирования булевых функций и работы со средой Quartus.

7 Список используемых источников

1. Жаринов О.О. Учебно-методические материалы к выполнению лабораторной работы №1 по дисциплине “Схемотехника” (1-й семестр изучения дисциплины). ГУАП, 2026. – 3 с. (Интернет-ресурс) //URL: <https://pro.guap.ru/inside/student/tasks/0200fb04ebbb395a31a8f2ee1846467/download> (дата обращения 28.02.2025)