MATRIZ DE SINAIS E PLANO DE VERIFICACAO

Trocas GOOSE de exemplo, ciclo SCL e verificacoes FAT/SAT propostas

MATRIZ CONCEITUAL DE GOOSE

ID	PUBLICADOR	ASSINANTE	ACAO
G-TR-L01	IED-L01	IED-BAY-L01	TRIP*
G-BF-F01	IED-F01	IED-87B	FALHA DJ*
G-ILK-L02	IED-87B	IED-L02	PERMISSIVO*
G-BF-F02	IED-F02	IED-87B	FALHA DJ*
G-TR-T01	IED-T01	IED-BAY-T01	TRIP*

* Intencao funcional ilustrativa; nao fixa logica, tempos, ajustes ou cablagem de trip.

VERIFICACOES DE ENGENHARIA E TESTE

Revisar datasets, nomes, assinaturas e subscricoes GOOSE.


Validar SCL e consistencia entre SSD, SCD e CID do fabricante.

Testar perda de SV/GOOSE, qualidade, estado seguro e alarmes.

Confirmar sincronismo, redundancia e comportamento de switches.

Executar FAT/SAT com matriz aprovada e protecao coordenada.

FLUXO DE CONFIGURACAO SCL



LIMITES DO ESTUDO

- Sem arquivos SCL validos de fabricante ou IED selecionado.

- Sem ajustes, estudos de protecao ou analise de tempo real.

- Sem definicao de PRP/HSR, VLANs, PTP ou requisitos de ciberseguranca.

- Sem FAT/SAT real; plano e sinais sao itens para futura engenharia.

LEGENDA

FAT: teste de aceitacao em fabrica | SAT: teste de aceitacao em campo | SSD/SCD/CID/ICD: arquivos de engenharia IEC 61850

NOTAS DA PRANCHA

Matriz funcional e plano de teste sao exemplos para revisao de engenharia.
Nao operar equipamento real com os sinais, permissivos ou eventos ilustrados.

AVISO OBRIGATORIO

Projeto acadêmico e conceitual. Não deve ser utilizado para fabricação, instalação ou execução de serviços sem revisão, dimensionamento e responsabilidade de profissional legalmente habilitado.

REV.	DATA	DESCRICAO	RESP.
00	2026-11-06	EMISSAO INICIAL	R.E.M.M.

PORTFOLIO DE
ENGENHARIA ELETRICA
BASE ACADEMICA REPRODUZIVEL

A3
PAISAGEM

TITULO

MATRIZ DE SINAIS E PLANO DE VERIFICACAO

AUTOR	DATA	REV.	PRANCHA
Rogério Eduardo Moreira Menegueli	2026-11-06	00	03/03

ARQUIVO	UNIDADES	ESCALA	FOLHA	STATUS
03_matriz_goose_testes.dxf	mm	S/ESC.	A3	CONCEIT.