Пакеты проектирования сверхбольших интегральных схем

Лекция 3

Debug

Рассказывает:

Подымов Владислав Васильевич

e-mail: valdus@yandex.ru

Осень 2016


Как вы могли убедиться...

Даже если вы сделали так, что схема успешно компилируется и размещается, она скорее всего не работает как надо с первого раза

Ошибок никак не избежать

Чтобы легче работалось, их нужно уметь быстро отлавливать и исправлять

А насколько быстро?



А если нет возможности залить всё на плату, то эта схема вообще не работает

Debug программ

Локализация ошибки, вычитывание кода

```
for(int i = 0; i < 5; ++j)
sum = sum + i;
```

Ну конечно, тут же должно быть "++i", а не "++j"!

Отладчик

• Поставил breakpoint'ы

```
char c_get;
if(!is.get(c_get)) return false;
if(c_get != c) {
    is.unget(c_get);
    return false;
}
return true;
```


- Запустил отладчик
- Посмотрел промежуточные значения

Debug cxem

clock a[1:0]

b[1:0]

Локализация ошибки, вычитывание кода



Отладчик

```
module testbench;
 reg [1:0] a;
 reg clock;
 wire [1:0] b;
                                      Написать модуль
 top t(.a(a), .b(b), .clock(clock));
 always
                                      тестирования
   #1 clock = ~clock;
 initial
                                                (testbench)
 begin
   clock = 0;
   a = 0;
   #3
   a = 1;
   #3
   a = 2;
                                    Запустить симулятор
   a = 0;
   $finish;
 end
 initial
 begin
   $dumpfile("out.vcd");
   $dumpvars(0,test);
                                         Посмотреть на
 initial
                                         нужные сигналы
   $monitor($stime,, a,, b,, clock);
endmodule
Time
```

01

01

Как смотреть схему



Что такое testbench

testbench – это модуль на языке verilog

У этого модуля нет аргументов; в него вставляется тестируемый модуль, и все входы-выходы этого модуля выводятся в **reg** и **wire**

Verilog содержит ряд инструкций, которые **могут игнорироваться** компилятором, но содержат информацию, полезную для отладки и симуляции

Среди таких инструкций:

- отладочный вывод
- вывод значений переменных вдоль конкретной трассы выполнения схемы
- вывод значения текущего времени от начала работы схемы

А вывод куда?

- В консоль при работе средства симуляции
- В файл специального формата (.vcd), из которого можно получить

наглядное представление того, как изменяются сигналы во времени

А сигналы какие?

Какие хотим, вплоть до всех переменных всех модулей проекта

Типовой набор команд и конструкций, который можно использовать в testbench'e:

Инициализация

В реальной схеме нет единого момента времени, с которого начинается работа

У симулятора есть такой момент: 0 секунд

Можно задавать значения сигналов в начальный момент времени:

```
reg [2:0] a = 3'b001;
reg b;
objective of the content of the cont
```

Типовой набор команд и конструкций, который можно использовать в testbench'e:

Контроль временных интервалов

Симулятор предполагает, что операции, записанные в функциональных блоках

(always, initial)

происходят одновременно; в симуляторе можно явно разнести эти операции во времени:

initial begin begin begin begin begin
$$t = t(posedge\ clock)$$
 begin begin begin begin $t = t(posedge\ clock)$ $t = t(posedge\ clock)$

"#i" означает "всё, что дальше, происходит через і единиц времени"

Типовой набор команд и конструкций, который можно использовать в testbench'e:

"Хитрый" always-блок

```
always begin b = 0; t = 0 t = 5 t = 10 #1 c = 1; t = 1 t = 6 t = 11 #1 b = 1; t = 2 t = 7 t = 12 #1 c = 0; t = 3 t = 8 t = 13 end
```

Такой always-блок выполняется всегда

В нём явно должен быть указан хотя бы один ненулевой оператор продвижения времени

Типовой набор команд и конструкций, который можно использовать в testbench'e:

"Хитрый" always-блок


В частности, вот так можно моделировать тактовый сигнал:

```
Hачинаем со значения clock = 0
reg clock = 0;
always
#1
clock = ~clock;

Каждую единицу времени
меняем значение clock на противоположное
```

Типовой набор команд и конструкций, который можно использовать в testbench'e:

Отладочная печать



А куда это всё выводится?

Симулятор – это обычная программа с обычным потоком вывода

В этот поток всё и выводится

Типовой набор команд и конструкций, который можно использовать в testbench'e:

Текущее время

\$time, \$stime, \$realtime

Это переменные, в которых хранится значение текущего времени:

- в формате int_64
- в формате uint_32
- в формате float

Эти переменные можно использовать, например, так:

\$monitor(\$stime,, a,, b)

Тогда вывод производится как минимум в каждый новый момент времени

Типовой набор команд и конструкций, который можно использовать в testbench'e:

Конец симуляции

\$finish

Это команда, завершающая симуляцию

Например:

... initial #100 \$finish; ...

Завершить симуляцию через 100 единиц времени initial
begin
#1 b = 0;
#1 c = 1;
#3 \$finish;
end

• • •

t = 1: сделать b = 0 t = 2: сделать c = 1

t = 5: завершить симуляцию

Типовой набор команд и конструкций, который можно использовать в testbench'e:

Генерация осцилограмм

(так можно перевести "waveform")

\$dumpfile("file")

С выполнения этой команды устанавливается имя файла file: в него по другим командам будут записываться осцилограммы

\$dumpvars(level, objlist)

С выполнения этой команды в установленный файл начинает записываться информация об изменении переменных, достаточная для создания осцилограммы objlist – список имён переменных и модулей

- level = 0: для каждого модуля отслеживаем все его переменные и переменные используемых в нём экземпляров
- level = 1: не отслеживаем переменные экземпляров

\$dumpoff – выключить запись изменения значений переменных \$dumpon – включить запись обратно после \$dumpoff

Как работать с симулятором

- Quartus, наверху кнопка "RTL simulation"
- Icarus Verilog: iverilog + vvp + gtkwave