Computer Organization

1. The input fields of each pipeline register:

```
Register #(.size(148)) IDEX(
                                    .clk_i(clk_i),
                                    .rst_n(rst_n),
                                    .data_i({
                                       RegWrite,
                                                               [147]
                                        MemtoReg[0],
                                       Branch,
                                       MemRead,
                                       MemWrite,
                                       RegDst[0],
                                       ALUOP[2:0],
                                       ALUSrc,
                                        IFID_o[64-1:32],//32
                                        ReadData1,
                                       ReadData2,
Register #(.size(64)) IFID(
                                       signextend,
    .clk_i(clk_i),
                                       IFID_o[20:16], //5
    .rst_n(rst_n),
                                       IFID_o[15:11] //5
    .data_i({PC_add1,instr}),
                                    .data_o(IDEX_o)
    .data_o(IFID_o)
```

```
Register #(.size(107)) EXMEM(
    .clk_i(clk_i),
    .rst_n(rst_n),
    .data i({
        IDEX_o[147:146],//WB-2 [106:105]
        IDEX_o[145:143],//M-3
                                     [104:102]
                                                      .clk_i(clk_i),
        branch_address[31:0],// [101:70]
                                                      .rst_n(rst_n),
                                                       .data_i({
        zero,//
                                                          EXMEM_o[106:105],//WB-2 [106:105]
        alu_res[31:0],//
                                                          read_data, //[68:37]
EXMEM_o[68:37], //[37:5]
EXMEM_o[4:0] //[4:0]
        IDEX o[73:42],//
        write address[4:0]//
    .data_o(EXMEM_o)
                                                       .data_o(MEMWB_o)
```

- 2. Compared with lab4, the extra modules:
 加上了 register. V 檔來建構 各 stage 之間的 cpu。
 從原本的 single cycle cpu 加上了 4 個 register 來儲存每個 pipeline 的
 data 和 signal 變成 Pipeline cpu。
- 3. Explain your control signals in sixth cycle (both test patterns CO_P5_test_data1 and CO_P5_test_data2 are needed):

Picture:

CO_P5_test_data1:

Addi	IF	ID	EX	MEM	WB	
Addi		IF	ID	EX	MEM	WB
Addi			IF	ID	EX	MEM
And				IF	ID	EX
0r					IF	ID
slt						IF

\rightarrow

EX			MEM			WB	
RegDst	ALUOP	ALUSrc	Branch	MemRead	MemWrite	RegWrite	MemtoReg
1	010	0	0	0	0	1	0

CO_P5_test_data2:

Addi	IF	ID	EX	MEM	WB	
Addi		IF	ID	EX	MEM	WB
Addi			IF	ID	EX	MEM
Addi				IF	ID	EX
Sw					IF	ID
Sw						IF
sub						

-

EX			MEM			WB	
RegDst	ALUOP	ALUSrc	Branch	MemRead	MemWrite	RegWrite	MemtoReg
0	011	1	0	0	0	1	0

4. Problems you met and solutions:

當我寫完之後跑 testbench 發現我的 resister 都是 X 我就把每個 module 都 每條線都印出來,從第一個印到最後一個才發現圖是錯的這裡 1 0 寫反了改了 之後就對了

5. Summary:

原本上課時只是知道 pipeline cpu 運作的原理,這次的作業讓我們從之前寫的 single cycle cpu 加上 register 轉化成 pipeline cpu,讓我們對 pipeline cpu 的運作 更理解。