Microcontroladores Semana 7

Semestre 2023-2 Por Kalun José Lau Gan

1

Preguntas previas

- ¿Qué es el "BRA \$-2"?
 - Es un salto (branch) de dos posiciones de memoria (asumiendo cada posición de un byte) hacia atrás.
- ¿Va a dejar debates en el AV?
 - ¬-
- La redacción del informe es de manera impersonal
- En I2C cómo hacemos con las resistencias de pullup?
 - El PIC18F57Q43 posee pullups especialmente para dicha comunicación, revisar cap 19 del datasheet


Agenda:

• Interrupciones en el PIC18F57Q43 (cap 11 del datasheet)

3

Interrupciones:

- Las interrupciones son **eventualidades** que detienen el flujo normal de operación del microcontrolador.
- Dos modos de operación: Vectorizado (MVECEN=ON) y el Legacy (MVECEN=OFF). MVECEN es un bit de configuración
- Cuando bit de configuración MVECEN = OFF:
 - En el PIC18F57Q43 tenemos dos vectores de interrupción:
 - Alta Prioridad (0x0008)
 - Baja Prioridad (0x0018)
 - Las interrupciones vienen desactivadas por defecto (GIE=0 y todos los xxxIE=0).
 - Las prioridades están desactivadas por defecto (IPEN=0), si están desactivadas, todas van al 0x0008)
 - Al activarse las prioridades (IPEN=1) todas las fuentes estarán en alta (xxxIP=1)
 - Todos los periféricos internos del microcontrolador (Timers, INTs externas, CCP, EUSART, A/D, comparadores analógicos, etc) pueden emitir interrupciones al CPU.
 - Las banderas que indican la fuente de interrupción (xxxIF) deberán de bajarse manualmente una vez activados.



ORG 000000H
bra configuro

ORG 000008H
bra INT_ISR_HP

ORG 000018H
bra INT_ISR_LP

ORG 000020H
configuro: ;--;---

Sobre el modo legacy en interrupciones

- Hay que tener en cuenta que para que funcione este modo, el bit de configuración MVECEN debe de estar en OFF
- Tener en cuenta que si no se trabaja con prioridades (IPEN=0), todos los eventos se van a la dirección 000008H
- Si es que se activa las prioridades, por defecto todas las fuentes de interrupción están en alta prioridad
- Políticas de atención en prioridades:
 - Cuando un evento de alta prioridad y un evento de baja prioridad ocurren al mismo, el CPU primero atiende al de alta prioridad dejando en cola la atención del de baja prioridad, luego de atender la de alta prioridad se procede a atender al de baja prioridad.
 - Cuando ocurre un evento de de interrupción de alta prioridad, la atiendes y en ese momento recibes una de baja prioridad, el CPU sigue atendiendo al de alta prioridad y luego de terminar atiende la de baja prioridad.
 - Cuando ocurre un evento de baja prioridad, la atiendes y en ese momento ocurre una de alta prioridad, el CPU pone en pausa la atención del de baja prioridad y se va a atender al de alta prioridad, una vez terminado de atender la alta prioridad resumen la atención del de baja prioridad.
 - Cuando se reciben dos interrupciones de la misma prioridad. El desarrollador tiene que decidir en el programa a quien atender primero.

5

La interrupción del Timer0

- Dependiendo del modo de trabajo:
 - Modo 8 bit: El evento de interrupción proviene de la comparación en igualdad entre TMR0H (valor de referencia de comparación) y TMR0L (registro de cuenta) tmr0_match
 - Modo 16 bit: El evento de interrupción proviene del desborde del registro de cuenta (65535 hacia 0) tmr0-overflow
- Tener en cuenta el valor que se le coloca en POSTSCALER, este dispositivo contará una cantidad de eventos (tmr0_match o tmr0_overflow) antes de activar la bandera TMROIF y que va desde 1:1 hasta 1:16.
 - Si POSTSCALER = 1:1, cada evento (tmr0 latch ó tmr0 overflow) activará TMROIF
 - Si POSTSCALER = 1:2, cada dos eventos (tmr0-matchó tmr0_overflow) activará TMR0IF
- Cuando se levante la bandera (TMROIF), ésta deberá de bajarse manualmente.
- Para habilitar la interrupción del Timer0:
 - Activar TMR0IE, ubicado en el bit7 del registro PIE3
 - · Activar GIE, ubicado en el bit7 del registro INTCONO
- De usar prioridades en las interrupciones del Timer0:
 - Revisar el bit 7 (TMR0IP) del registro IPR3
 - Revisar bits IPEN, GIEH y GIEL del registro INTCONO


Las interrupciones externas INTO, INT1, INT2

- Interrumpen al CPU del microcontrolador, estas acciones provienen de pines externos (INTO, INT1 e INT2).
- Pines externos (por defecto RBO para INTO, RB1 para la INT1 y RB2 para INT2). Configurables su asignación por el PPS (registos INTxPPS, revisar cap 21).
- Pueden ser activos en alto (flanco ascendente) o activos en bajo (flanco descendente). Revisar bits INT0EDG, INT1EDG y INT2EDG.
- Los bits de habilitación de las interrupciones externas son INTOIE, INT1E e INT2IE. Estos se encuentra en el grupo de registros PIEx
- Por defecto las tres interrupciones saltan al vector de alta prioridad (0x0008) al ser activadas. Si se requieren pasar a baja prioridad alguno de ellosd eberán activar la prioridad de las interrupciones y configurar los bits INTOIP, INT1IP e INT2IP según requerimientos. Se encuentran en el grupo de registros IPRx
- Las banderas INTOIF, INT1IF e INT2IF deberán de bajarse (acción manual) cuando se activen. Se encuentran en el grupo de registros PIRx
- Recordar que el GIE/GIEH (habilitador global, global alta prioridad), GIEL (habilitador global baja prioridad) e IPEN (habilitador de prioridades se encuentran en el registro INTCONO


7

Las interrupciones externas INTO, INT1, INT2 PPS Input Register A B 0x023E Interrupt 0 INTOPPS RB0 A B A B - A B - - - B INT1PPS 'b001 001 0x023F Interrupt 1 RB1 0x0240 Interrupt 2 INT2PPS — A В Peripheral Input Selection Registe Registros PPS de las interrupciones PORT[2:0] Peripheral Input PORT Selection⁽¹⁾ See the PPS Input Selection Table for the list of available Ports and default pin locations externas Tener en cuenta PORTE PORTD que estos registros PORTO 000 se encuentran en el Reset States: POR = mmm All other Resets = uuu bank 2 Bits 2:0 - PIN[2:0] Peripheral Input PORT Pin Selection⁽²⁾ All other Resets = uuu Description Description Peripheral input is from PORTX Pin 7 (Rx7) Peripheral input is from PORTX Pin 6 (Rx6) Peripheral input is from PORTX Pin 5 (Rx5) Peripheral input is from PORTX Pin 1 (Rx4) Peripheral input is from PORTX Pin 2 (Rx2) Peripheral input is from PORTX Pin 1 (Rx1) Peripheral input is from PORTX Pin 1 (Rx1) Peripheral input is from PORTX Pin 1 (Rx1)

Ejemplo de PPS aplicado a la INTO



- La INTO tiene por defecto el RBO como puerto de entrada
- Tenemos en el Curiosity Nano un botón en RB4 activo en bajo drenador abierto.
- ¿Cómo haría para que el RB4 sea la INTO del microcontrolador?



9


Ejemplo de PPS aplicado a la INTO

- Respondiendo a la pregunta:
- Usando el PPS podemos cambiar la asignación por defecto (RB0) de la entrada del INTO hacia el pin RB4.
- El valor obtenido para el registro INTOPPS fue OCH
- Recordar que INTOPPS se ubica en bank2


```
ORG 000000H
                                                      ;Vector de reset
          ORG 000008H
                                                      ;Vector de interrupcion
          bra INTO ISR
          ORG 000100H
configuro:
                     movlb 4H
                     bsf TRISB, 4, 1
bcf ANSELB, 4, 1
bsf WPUB, 4, 1
                                           Importante: combin a bank?
                     movlb 2H
                     moviw OCH
                     movwf INTOPPS
movlb 4H
                                                      ;asignando RB4 para INT0
;al BANK4
                                                       ;habilitando INTO (INTOIE=1)
                     bsf PIE0, 0, 1
                     movlw 81H
movwf INTCON0
                                                      ;GIE=1, INTOEDG=0
inicio:
                     movlb 4H
                                                      ;Rutina principal
                     bra inicio
INTO_ISR:
                                                      ;Rutina de interrupcion
                      ,
retfie
```

Interrupciones en el PIC18F57Q43

 Ejemplo: Realizar dos funciones en el microcontrolador, uno de parpadeo de un LED con periodo de un segundo y otro de función latch de un LED con un pulsador



11



12

Interrupciones en el PIC18F57Q43


• Estrategias:

- 1. No utilizar interrupciones (polling high load CPU)
- 2. Emplear interrupción del TimerO para el parpadeo y en la rutina principal hacer el Latch
- 3. Emplear interrupción externa INTO para el Latch y en la rutina principal colocar el TimerO
- 4. Emplear interrupciones tanto para el TimerO como para el Latch (INTO)
 - Se puede interrupciones simples (un solo vector de interrupción)
 - Se puede utilizar prioridades legacy (high priority y low priority)
 - Se puede usar el VIC (interrupciones vectorizadas)

13

Estrategia2: TimerO en interrupción y rutina principal el Latch Continento Solo (HEINTOCC - 4M4)

- El Timer0 debe de temporizar 1 segundo.
- Empleando el Timer0 en modo 16 bits, prescaler 1:1024, postscaler 1:1, fosc/4, cuenta inicial de 65047 (FE17H)
- Se habilita la interrupción para Timer0 (INTOIE=1)
- No olvidarse del GIE=1



Estrategia2: Timer0 en interrupción y rutina principal el Latch

· Código propuesto


```
PROCESSOR 18F57043
2
3
4
5
6
7
8
9
10
           PSECT upcino, class=CODE, reloc=2, abs
      upcino:
           ORG 000000H
           bra configuro
           ORG 000008H
                              ; Vector de interrupcion
           bra TMR0_ISR
           ORG 000100H
13
14
       configuro:
           movlb OH
                               ;bank0
           movlw 60H
16
17
           movwf OSCCON1, 1
                               ;hfintosc, 1:1
           movlw 02H
           movwf OSCFRQ, 1
                               ;hfintosc 4MHz
19
           movlw 40H
20
21
           movwf OSCEN. 1
                               :hfintosc enabled
           movlb 3H
                               ;bank3
           movlw 90H
           movwf TOCONO, 1
                               ;tmr0 enabled, 16 bit, posts 1:1
           movlw 4AH
           movwf T0CON1, 1 ;fosc/4 presc 1:1024
```


```
movlb 4H
    bef TRISC, 0, 1
    bcf ANSELC, 0, 1
bcf TRISD, 0, 1
    bof ANSELD, 0, 1
    bcf ANSELB, 0, 1
    movwf PIE3. 1
                          :TMR0IE=1 (TMR0 interrupt enabled)
                         ;GIE=1 (Global interrupt enabled)
                          ;rutina principal
                         ;pregunto si pulse boton ;no pulse
    btfss PORTB, 0, 1
    btg LATC, 0, 1
                         ;si pulse y basculo LED ;pregunto si solte boton
    btfsc PORTB, 0, 1
    bra $-2
bra inicio
                          ;no solte
                          ;si solte, retorno a inicio
TMR0_ISR:
                          ;rutina de interrupcion para TMRO
    btg LATD, 0, 1
movlb 3H
                          ;basculo LED
                          ;bank3
    movlw OFEH
    movlw 17H
                          ;carga de cuenta inicial a TMRO
    movwf TMROL, 1
    movlb 4H
                          ;bank4
    bcf PIR3, 7, 1
    retfie
    end upcino
```

15


Estrategia2: Timer0 en interrupción y rutina principal el Latch


Funcionamiento





Estrategia3: Timer0 en rutina principal y Latch con INTO PROCESSOR 18F57043 Código propuesto #include "cabecera.inc" movlb 4H PSECT upcino, class=CODE, reloc=2, abs bef TRISD, 0, 1 ;rd0 salida bcf ANSELD, 0, 1 ;rd0 digital ORG 000000H ; vector de reset bcf TRISC, 0, 1 ;rc0 salida bra configuro bef ANSELC, 0, 1 ;rc0 digital bsf TRISB, 0, 1 ORG 000008H bef ANSELB, 0, 1 ;rb0 digital 10 bra INTO_ISR movlw 01H 11 39 movwf PIE1, 1 ;INTO enabled ORG 000100H 12 movlw 87H configuro: movlb OH movwf INTCON0, 1 ;GIE enabled, INTOEDG=1 15 movlw 60H bef LATD, 0, 1 ;rd0=0 16 movwf OSCCON1, 1 :hfintosc. 1:1 43 17 movlw 02H inicio: movwf OSCFRQ, 1 ;hfintosc 4MHz 45 btfss PIR3, 7, 1 ;pregunto si hubo evento en TMR0 (TMR0IF=1) 19 movlw 40H **bra** \$-2 ;no hubo evento en TMR0 (TMR0IF=0) 20 movwf OSCEN, 1 ;hfintosc enabled 47 btg LATC, 0, 1 ;si hubo evento, basculo rc0 21 movlb 2H ;bank2 48 bef PIR3, 7, 1 ;bajo bandera TMR0IF 22 movlw 08H 49 bra inicio ;repito movwf INTOPPS, 1 ;rb0 asignado a INTO 50 24 movlb 3H ;bank3 INTO_ISR: 51 25 26 movlw 81H btg LATD, 0, 1 ;basculo rd0 ;tmr0 on, 8bit, posts movwf TOCONO, 1 53 bef PIR1, 0, 1 ;bajo bandera INTOIF 27 movlw 4AH movwf TOCON1, 1 ;fosc4, presc 1:1024 54 retfie ;retorno a posicion antes de interrupcion 29 movlw 250 55 movwf TMROH, 1 30 ; valor de referencia 56 end upcino






¿Multitarea?

- Ejecución de varias tareas a la vez en el microcontrolador
- Sistemas RTOS (Real Time Operating System), relacionado con lenguajes de alto nivel generalmente.
- En en assembler la multitarea esta relacionado con el uso de interrupciones.
- Ejecución de una instrucción ≠ ejecución de una tarea

21

Asignación del LB2 EL57

- Desarrollar el siguiente ejercicio de emisión de una señal PWM de 5KHz con Duty Cycle variable y configurado a través de una combinatoria en RB1 y RB0 según tabla
- No olvidar de activar las pullup de RB1 y RB0.
- En el display de siete segmentos aparecerá la combinación seleccionada de duty cycle (0, 1, 2 ó 3)
- Para verificar la salida de PWM se usará un LED el cuál cambiará de intensidad según combinatoria.
- Seguir las indicaciones de la actividad en el AV y activar sus webcams durante la evaluación




```
Asignación del LB2
                                                                          movlw 03H
                                                                                                                                         movwf TMROL, 1
movwf TBLPTRH, 1
                                                                          clrf TBLPTRL, 1
                                                                                              ;TBLPTR apuntando a 300H
                                                                                                                                         btfss PIR3, 7, 1
           PSECT upcino, class=CODE, reloc=2, abs
                                                              40
41
                                                                          movlb 5H
                                                                                                                                        bra $-2
bcf PIR3, 7, 1
       temporal EQU 500H
                                ; GPR
                                                                          clrf temporal, 1
                                                                                                                                                             ; termino de TON (20us)
                                                              42
                                                                                                                                         bof LATE, 0, 1
       upcino:
                                                                                              ;rutina principal
                                                                                                                                         movlb 3H
           ORG 000000H
                                ;Vector de reset
                                                                         movlb 4H
                                                                                                                                         movlw OFFH
           bra configuro
                                                                          movf PORTB, 0, 1
                                                                                              ;leo RBl y RBO
                                                                          andlw 03H
                                                                                              ;enmascaramiento
                                                                                                                                         movlw 4CH
           ORG 000300H
                                :tabla de decodificacion
                                                                          movlb 5H
       ceroaltres: DB 3FH, 06H, 5BH, 4FH
                                                                          movwf temporal, 1
                                                                                                                                         movlb 4H
                                                                          call deco7s
                                                                                              ; visualizacion en el displa
                                                                                                                                         btfss PIR3, 7, 1
           ORG 000100H
       configuro:
                                                                         movlw 0
                                                                                                                                         bof PIR3, 7, 1
                                                                                                                                                              ;termino de TOF (180us
           movlb 0H
movlw 60H
                                                                                              ;combinacional 0?
                                ;bank0
                                                                          cpfseq temporal, 1
                                                                                                                                         bra inicio
                                                                         bra siquientel
                                                                                              ;no, sique preguntando
           movwf OSCCON1, 1
                               ;hfintosc, 1:1
                                                                         bra estado_0
                                                                                              ;salta a combinacional 0
                                                                                                                                    estado_1:
                                                                                                                                                             ;duty cycle 30%
                                                                     siguientel:
                                                                                                                                         movlb 4H
           movwf OSCFRQ, 1
                                ;hfintosc 4MHz
                                                                         movlw 1
                                                                                                                                         bsf LATE, 0, 1
                                                                          cpfseq temporal, 1
                                                                                                                                         movlb 3H
           movwf OSCEN, 1
                                :hfintosc enabled
                                                                         bra siguiente2
bra estado_1
                                                              58
                                                                                              ;no, sique preguntando
                                                                                                                                         movlw OFFH
           movlb 3H
                                ;bank3
                                                                                                                                         movwf TMR0H, 1
           movlw 90H
                                                                     siquiente2:
                                                                                                                                         movlw 0C4H
                                                                         movlw 2
           movwf TOCONO, 1 ;tmr0 on, 16 bit, posts 1:1
                                                                                                                                         movwf TMROL, 1
                                                                          cpfseq temporal, 1 ; combinacional 2?
           movlw 40H
                                                                                                                                         movlb 4H
           movwf TOCON1, 1
movlb 4H
                                                                         bra estado_3
bra estado_2
                                                                                              ;salta a combinacional 3 ;salta a combinacional 2
                                ;fosc/4 presc 1:1
                                                                                                                                         btfss PIR3, 7, 1
                                ;bank4
           bof TRISE, 0, 1
bof ANSELE, 0, 1
                                ;REO salida
;REO digital
                                                                                                                                         bof PIR3, 7, 1
                                                                     estado_0:
                                                                                              ;duty cycle 10%
                                                                                                                            102
                                                                                                                                         bcf LATE, 0, 1
                                                                                                                                                             :REO a cero
                                                                         movlb 4H
           clrf TRISD, 1
                                 ;RD salida
                                                                                                                                         movlb 3H
                                                                         bsf LATE, 0, 1
                                                                                              ;REO a uno
                                                                                                                            104
                                                                                                                                         movlw OFFH
                                                                         movlb 3H
                                                                                                                                        movwf TMROH, 1
movlw 74H
           setf TRISB, 1
                                ;RB1 y RB0 entradas
                                                              69
           movlw OFCH
                                                                          movlw 0FFH
                                                                                                                            106
           movwf ANSELB, 1
                                ;RBl y RB0 digitales
                                                                         movwf TMR0H, 1
                                                                                                                                         movwf TMROL, 1
```

```
Asignación del LB2
                          btfss PIR3, 7, 1
                                                                                                      movff temporal, TBLPTRL
            109
110
111
112
113
114
115
116
                                                                                        146
                          bra $-2
bcf PIR3, 7, 1
                                                                                        147
148
149
                                                                                                     movff TABLAT, LATD
                                                ;termino de TOF (140us)
                                                ;duty cycle 80%
                                                                                                     end upcino
                         movlb 4H
                         bsf LATE, 0, 1 movlb 3H
                                                ;REO a uno
            118
                         movlw OFFH
            120
121
122
                         movlw 060H
                          movwf TMR0L, 1
                          movlb 4H
            123
124
                         btfss PIR3, 7, 1
            125
126
                         bof PIR3, 7, 1
                                                :termino de TON (160us)
                          bof LATE, 0, 1
            127
128
129
                         movlb 3H
                         movwf TMROH, 1
            130
131
                          movlw ODBH
                         movwf TMROL, 1
            132
133
                          movlb 4H
            134
135
                         bof PIR3, 7, 1
                                                ;termino de TOF (40us)
            136
                         bra inicio
            137
                                                ;duty cycle 100%
            138
                         movlb 4H
bsf LATE, 0, 1
            139
                                                ;REO a uno
            141
                         bra inicio
                                                ;decodificacion 7seg
            143
                     deco7s:
```



- Desarrollar el siguiente ejercicio de emisión de una señal PWM de 3KHz con Duty Cycle variable empleando como base de tiempo el Timer0 y configurado a través de una combinatoria en RC1 y RC0 según tabla.
- No olvidar de activar las pullup de RC1 y RC0.
- En el display de siete segmentos aparecerá la combinación seleccionada de duty cycle (A, B, C ó D)
- Para verificar la salida de PWM se usará un LED el cuál cambiará de intensidad según combinatoria.
- Seguir las indicaciones de la actividad en el AV y activar sus webcams durante la evaluación





```
126
127
128
130
131
132
133
134
135
137
138
139
140
141
142
143
144
145
146
147
148
150
151
152
153
154
155
156
157
158
159
                                                                                           moviw 91H
movif TMROL, 1
movib 4H
btfss PIR3, 7, 1
bra 9-2
bcf PIR3, 7, 1
bra inicio
                                                                         estado_3: ;duty cycle 100%

mov1b 4H
bef LATE, 0, 1 ;RB0 a uno
mov1b 3H
mov1w OFEH
movwf THROH, 1
mov1b 4H
btfss PIR3, 7, 1
btfss PIR3, 7, 1
btf LATE, 0, 1 ;termino de TON (300us)
bof LATE, 0, 1 ;termino de TON (300us)
mov1b 3H
mov1w OFFH
movwf THROH, 1
mov1b 4H
btfss PIR3, 7, 1
bra 5-2
bof PIR3, 7, 1
bra 5-2
bof PIR3, 7, 1
};termino de TOF (33µs)
                                                                                                                                                                     ;termino de TOF (111us)
```

```
;decodificacion 7seg
162
            deco7s:
                movlb 4H
movff temporal, TBLPTRL
TBLRD*
163
164
165
166
                 movff TABLAT, LATD
167
168
169
                 return
                 end upcino
```

Fin de la sesión