

## CS-11xx:ArhCalc

# Lecţia 7:

# Procesorul: Calea de date si controlul - I

G Stefănescu — Universitatea București

Arhitectura sistemelor de calcul, Sem.1 Octombrie 2005—Februarie 2006

După: D. Patterson and J. Hennessy, Computer Organisation and Design



## Procesorul: Calea de date si controlul

## **Cuprins:**

- Generalitati
- Calea de date
- O prima implementare
- Implementare cu cicluri multiple
- Microprogramare
- Exceptii
- Concluzii, diverse, etc.



Subset MIPS: Vom prezenta o implementare de procesor care cuprinde un *subset de bază* de instrucțiuni MIPS, anume:

- Tip I instrucțiuni *aritmetice și logice*: add, sub, and, or, slt
- Tip II instrucțiuni de transfer în și din memorie: lw, sw;
- Tip III instrucțiuni condiționale: beq, j

Nota: Nu contine operatii de inmultire, impartire, operatii in virgula mobila, etc., dar principiile de constructie ale procesorului sunt similare.



#### Pasi de procesare:

- Primii paşi sunt comuni pentru toate instrucţiunile de mai sus:
  - Se trimite contorul de instrucţiuni PC în memorie unde este programul şi se *extrage instrucţiunea* de executat;
  - Se *citesc* unul ori doi *registri* asupra cărora operează instrucțiunea;
- Ce urmează depinde de tipul instrucţiunii, dar, din fericire, există anumite asemănări care uniformizează procesarea:
  - Toate operațiile *folosesc ALU* pentru calcule specifice
    - \* tip I: operații aritmetice ori logice;
    - \* tip II: găsirea adresei de memorie;
    - \* tip III: operații pentru decizia de la test.




#### Pasi de procesare (cont.)

- Paşii de finalizare a instrucţiunilor sunt mai diferiţi la cele trei tipuri, necesitând mai mult efort de uniformizare (anume, un control mai complex):
  - Paşi de *finalizare*
    - \* tip I: se scrie rezultatul în registru;
    - \* tip II: se accesează memoria pentru citit/scris;
    - \* tip III: se decide care este noua instrucțiune.



#### Schema de ansamblu:


• Figura conţine schema de ansamblu pentru procesor, cu principalele sale *componente* (partea pentru instrucţiunile de tip III este incomplet prezentată).





## **Tipul circuitelor:**

- Instrucțiunile din ALU sunt pur combinaționale.
- Cum procesorul se folosește *cu repetiție* (avem de executat mai multe instrucțiuni), avem nevoie de un *ceas* și de *circuite cu memorie*.
- Modelul teoretic este de *maşină cu stări finite*.





## Procesorul: Calea de date si controlul

## **Cuprins:**

- Generalitati
- Calea de date
- O prima implementare
- Implementare cu cicluri multiple
- Microprogramare
- Exceptii
- Concluzii, diverse, etc.



#### Calea de date

## Calea de date: Vom exemplifica pe rând:


- cum se extrage o instrucțiune;
- cum se operează cu regiştri la instrucțiuni aritmetice și logice;
- cum se tratează operațiile de accesare a memoriei (load / store);
- cum procesăm salturile condiționate (branch) ori pe cele necondiționate (jump);
- cum integrăm componentele de mai sus *într-o unică cale de date*, folosind multiplexori cu semnale de control adecvate;
- etc.

Slide 7.9




# Extragerea unei instructiuni

#### Extragerea unei instructiuni:



Componente pentru a accesa o instrucțiune și a calcula noua adresă:

- o memorie cu intrucțiunile programului, accesată cu adresa;
- o memorie pentru contorul instrucţiunii curente *PC*;
- un circuit combinațional de sumare (pentru a calcula noua adresă)



# .. Extragerea unei instructiuni


#### Extragerea unei instructiuni (cont.)


O parte din calea de date pentru extragerea instrucţiunii:

-instrucţiunile sunt pe 32 biţi, deci 4 octeţi;

–adresa instrucţiuniiurmătoare (fără salt) seobţine adunând 4;

-componenta PC memorează valoarea pentru ciclul următor





# .. Extragerea unei instructiuni

#### Extragerea unei instructiuni (cont.)

• Fie

 $IM: 32 \rightarrow 32$  – memoria cu instrucțiuni;

 $ALU\_SUM: 32+32 \rightarrow 32$  – un sumator;

 $PC: 32 \rightarrow 32$  – memorie pentru contorul de instrucțiuni, și

 $FOUR: 0 \rightarrow 32$  – o componentă ce produce la ieşire numărul 4.

• Componenta de mai sus este

$$C01 = [PC \cdot \wedge_2^{32} \cdot (IM \star (FOUR \star I_{32}) \cdot ALU \_SUM)] \uparrow^{32} : 0 \rightarrow 32$$
 unde avem

- La intrare: nimic;
- La ieşire: o poartă de 32b pentru instrucțiunea rezultată.




## Instructiuni aritmetice si logice:

- Instrucțiunile de tip I considerate sunt în *format R*, i.e., folosesc 2 *regiștri* pentru argumente și *1 registru* pentru rezultat.
- Exemplu tipic este


Se citesc regiştri \$t1,\$t2 şi rezultatul se pune în \$t3.

- Folosim o memorie cu regiştri "register file", care are 32 de regiştri cu 2 porți de citire și una de scriere (toate în paralel).
- Pentru citirea unui registru se dă numărul registrului.
- Pentru *scrierea* unui registru se dă *numărul registrului* și *data* de scris.

Slide 7.13




#### Instructiuni aritmetice si logice (cont.)



Componente necesare pentru a opera pe regiştri:

- o memorie cu regiştri RF (Register File) ca în figură;
- o componentă ALU de calcul.



#### Instructiuni aritmetice si logice (cont.)

• Memoria de regiştri *M* permite 2 citiri şi o scriere simultane; mai exact tipul este

$$M: 5+5+5+32+1 \rightarrow 32+32$$

unde, la intrare avem

- 3 porți de 5b pentru a indica 3 regiștri (operând în paralel);
- 32b pentru o dată de scris;
- 1b de control pentru scriere RegWrite;

iar la ieşire avem

- 2 porți de 32b pentru cele 2 date citite (operând în paralel);



#### Instructiuni aritmetice si logice (cont.)

• Unitarea aritmetică și logică ALU1 se obține din cea standard ALU, neglijând ieșirile de overflow și carryout, anume

$$ALU1 = ALU \cdot (\mathsf{I}_{32+32} \star \wedge_0^1 \star \wedge_0^1)$$

deci ALU1 are tipul

$$ALU1:32+32+3 \rightarrow 1+32$$

unde, la intrare avem

- două porți de 32b pentru 2 argumente;
- 3b de control ALU operațion indicând operația;


iar la ieşire avem

- 1b indicând dacă rezultatul este zero;
- 32b pentru rezultatul operației.



Instructiuni aritmetice si logice (cont.)

O parte din calea de date pentru instrucţiunile de format *R*:



Componenta rezultată  $C02 = [(I_{15} \star^4 X^{32}) \cdot (RF \star I_3) \cdot ALU1] \uparrow^{32}$  are tipul

$$C02:15+4\to 1$$

unde avem

- la intrare: 3 porți de 5b pentru 3 regiștri; 1b control scriere; 3b selecție operație;
- la ieşire: 1b, dacă rezultatul este zero.

CS-11xx / Arhitectura sistemelor de calcul, Sem.1 / G Stefanescu



#### Instructiuni de transfer:

- Instrucţiunile de tip II considerate sunt în *format I*, i.e., folosesc *l registru* pentru dată şi *l registru* + *offset* pentru adresă (ultimul aflat pe 16b din instrucţiune, poziţiile 15-0).
- Primul exemplu este

```
sw $t1,const($t2);
```


Se calculează adresa de memorie \$t2+const şi acolo se scrie data din \$t1.

• Al doilea este

Se calculează adresa \$t2+const şi data de acolo se încarcă în \$t1.



#### Instructiuni de transfer (cont.)



a. Data memory unit

b. Sign-extension unit

Componente pentru instrucţini de transfer suplimentare:

- o memorie cu 1 port de citire şi 1 port de scriere *DM*
- o componentă pentru extensia cu semn de la 16 la 32 biţi.



#### Instructiuni de transfer (cont.)





Figura conţine o parte  $C03: 32+6 \rightarrow 1$  din calea de date pentru instructiuni de transfer: intrări = instrucţiunea (32b) + control (6b); ieşiri = testul la zero (1b).



#### Instructiuni de transfer (cont.)

Pentru instrucțiuni sw \$t1, const(\$t2) or lw \$t1, const(\$t2):

- Offset-ul de pe pozițiile 15-0 din instrucțiune se extinde la 32b și se folosește ca al 2-lea argument în ALU (primul este \$t2).
- Dacă avem sw, deci controlul MemWrite este 1 (iar MemRead este 0), a două dată din registru (\$t1) se foloseşte pentru a scrie în memorie la adresa dată de ieşirea ALU.
- Dacă avem lw, deci controlul MemRead este 1 (iar MemWrite este 0), ieşirea ALU este folosită ca adresă de citire, iar data de acolo se scrie în registru (\$t1).
- Există o ambiguitate în desen: din instrucţiune, poziţiile 25-21, 20-16, 15-11 merg la cei 3 regiştri şi 15-0 la extensia 16 → 32 (deci poziţiile 15-11 se duplică).

Instructiuni de transfer (cont.) O formulă pentru  $C03:32+6 \rightarrow 1$  este (RF = Register File; SignExt = Sign Extended; DM = Data Memory)

$$C03 = \{ [(\land_0^6 \star I_{10} \star \land_2^5 \star I_{11}) \star I_6 \star I_{32}] \cdot [I_{15} \star (^{16}X^1 \star I_{37}) \cdot ^{22}X^{32}] \cdot (RF \star SignExt \star I_5) \cdot (I_{32} \star ^{32}X^{35} \star I_2) \cdot (ALU1 \star I_{34}) \cdot (I_1 \star DM) \} \uparrow^{32}$$

## Porțile de conexiune sunt:

- La intrare: instrucţiunea (32b) şi 6b de control pentru (în ordine) RegWrite (1b), ALU operation (3b), MemWrite (1b), MemRead (1b).
- La ieşire: test pentru rezultat zero (1b).



## Instructiuni conditionale

Instructiuni conditionale: Instrucțiunile de tip III considerate sunt una de format format R (i.e., bne) și una de format J (i.e., j).

Primul exemplu este

- Dacă conținutul regiștrilor \$t1,\$t2 este egal se trece la instrucțiunea  $PC+4+offset\times 4$ , altfel la instrucțiunea PC+4.
- Notă: offset-ul este față de instrucțiunea următoare și este exprimat în cuvinte; deplasarea reală se obține înmulțind cu 4.
- Decizia despre următoarea instrucțiune depinde de rezultatul testului (ieșire ALU). Dacă testul este adevărat (operanzi egali), *ramificația este acceptată*, altfel *nu este acceptată*.



## **Instructiuni conditionale**

#### **Instructiuni conditionale (cont.)**

Al doilea exemplu este

j address;


- Se face un salt necondiționat la adresa, exprimată în cuvinte, specificată de ultimii 26 biți din instrucțiune.
- Ca implementare, se înlocuiesc biţii 27-0 din PC cu biţii 25-0 din instrucţiune, shift-aţi la stânga cu 2 biţi.

#### Remarcă:

- In MPIS ramificațiile sunt *întârziate*, anume se execută mereu instrucțiunea următoare, decizia despre test venind mai târziu.
- Dacă testul este pozitiv, se continuă normal; altfel, se revine, se restaurează regiştri şi se acceptă ramificația (saltul).



## ..Instructiuni conditionale



O parte din calea de date pentru instrucțiuni condiționale (format I).



## Procesorul: Calea de date si controlul

## **Cuprins:**

- Generalitati
- Calea de date
- O prima implementare
- Implementare cu cicluri multiple
- Microprogramare
- Exceptii
- Concluzii, diverse, etc.



# O prima implementare

## O prima implementare:


- In această primă implementare, *combinăm componentele* generate separat pentru fiecare instrucțiune de tip I, II, ori III.
- Scopul este de a folosi aceleaşi componente (spre exemplu, aceeaşi unitate ALU), dar cu mai multă *flexibilitate în conexi-uni* pentru a acoperi toate cazurile.
- In implementare, vom folosi *multiplexori* (ori *selectori de date*) şi un *control* adecvat pentru manipularea lor.
- Pentru început, producem o *unică cale de date* pentru instrucțiunile lw, sw, add, sub, and, or, slt, beq. Integrarea căii de date pentru saltul necondiționat (j) se va face ulterior.



## **Integrare:** operații ALU + accesare memorie (tip I + tip II):

- Folosim un selector cu controlul ALUSrc care decide de unde se ia al 2-lea argument: la tip I data vine din *RF* (Register File), iar la tip II din *SignExt* (Sign Extend).
- Folosim un selector cu controlul MentoReg care decide cine scrie în registru: la tip I data vine din ALU, iar la tip II (load) vine din *DM* (Data Memory).
- Dacă (ALUSrc, MentoReg) = (0,1) se face o operație ALU, iar dacă (ALUSrc, MentoReg) = (1,0) se face operație de accesare memorie (load).






Combinație: operații ALU + load / store.



### Adaugare - Extractie instructiune:

- Integrarea extragerii instrucțiunii:
  - se adaugă simplu componenta respectivă,
     lipită de *IM* (v. fila următoare);






Combinație: operații ALU + load / store + extracție instrucțiune.



#### **Adaugare - Ramificatii conditionale:**

- Integrarea ramificației condiționale:
  - folosim un multiplexor cu controlul PCSrc care decide de unde se ia adresa instrucțiunii de exectat;
  - normal adresa este PC + 4, iar dacă ramificația este acceptată, adresa se ia din ieșirea componentei speciale ALU (v. fila a 2-a in continuare).





Combinație: operații ALU + load / store + extracție instrucțiune + ramificații condiționale



#### **Control ALU**

#### **Control ALU:**

Anterior am stabilit următorul control ALU:

ALU control input	Function
000	and
001	or
010	add
110	subtract
111	set on less than

- Generăm controlul ALU din câmpul de *funcție* al instrucțiunii și un control de 2b numit ALUOp.
- ALUOp indică operația executată astfel: adunare (00) pentru lw/sw, scădere (01) pentru beq, ori operația din codul de funcție 5-0 al instrucțiunii (10).

Nota: Bitii ALUOp vor fi generati in unitatea centrala de control.



#### .. Control ALU

#### Control ALU (cont.)

• Tabelul indică cum depinde controlul ALU de ALUOp și biți 5-0 din instrucțiune (cămpul de funcție):

Opcode	ALUOp	Operatie	ie Camp functie Actiune ALU		control ALU
LW	00	incarcare cuvant	XXXXXX	add	010
SW	00	memorare cuvant	XXXXXX	add	010
Branch equal	01	ramificatie cond.	XXXXXX	subtract	110
Tip-R	10	adunare	100000	add	010
Tip-R	10	scadere	100010	subtract	110
Tip-R	10	10 si 100010		and	000
Tip-R	10	sau	100100	or	001
Tip-R	10	set daca mai mic	100100	set on less than	111



#### .. Control ALU

#### **Control ALU (cont.)**

• Din tabelul de mai sus extragem următoare *tabelă de adevăr*:

ALU	JOp	Camp functie			Operatie			
ALUOp <sub>1</sub>	ALUOp $_0$	F5	F4	F3	F2	F1	F0	
0	0	X	X	X	X	X	X	010
Х	1	X	Х	X	X	X	X	110
1	X	X	X	0	0	0	0	010
1	X	X	X	0	0	1	0	110
1	X	X	Х	0	1	0	0	000
1	X	X	X	0	1	0	1	001
1	X	X	X	1	0	1	0	111

- Tabela favorizează optimizarea, i.e., multe din cele  $2^8 = 256$  combinații de intrări nu au importanță (X = "don't care").
- Din tabelă se obține o *formulă logică*, se optimizează și se produce un *circuit* pentru controlul ALU.

Unitatea principala de control: Formatele de instrucţiuni pe care le avem sunt:

• format R pentru operații ALU

31-26	25-21	20-16	15-11	10-6	0-5	
0	rs	rt	rd	shamt	funct	

• format I pentru load / store

31-26	25-21	20-16	15-0
35/43	rs	rt	address

• format I pentru salt condiționat

31-26	25-21	20-16	15-0
4	rs	rt	address




#### Unitatea principala de control (cont.)

#### Observații:


- codul de operație, notat Op[5-0] este în biții 31-26;
- cei 2 regiştri de citit pentru operaţile ALU, branch şi store sunt în rs şi rt (zonele 25-21 şi 20-16);
- la load / store registrul de bază este în rs (zona 25-21);
- la branch, load şi store offset-ul este pe 16b în zona 15-0;
- registrul destinație este
  - la operațiile ALU în rd (zona 15-11);
  - la load în rt (zona 20-16);

Obţinem *setul complet de semnale de control* adăugând un multiplexor cu controlul *RegDest* care decide în ce registru se scrie.





Calea de date (cu multiplexori și liniile de control ALU)



Unitatea principala de control (cont.) Semnalele de control folosite sunt:

**RegDst**: 0 - registrul de scriere se ia din cânpul rt (20-16); 1 - se ia din rd (15-11);

RegWrite: 0 - nimic; 1 - permite scrierea în registru;

**ALUSrc**: 0 - intrarea 2 ALU se ia din registru; 1 - se ia din "Sign extend" (offset-ul din 15-0 multiplicat cu 4);

**PCSrc**: 0 - noul PC este PC + 4; 1 - noul PC rezultă din sumatorul pentru acceptarea ramificației;

**MemRead**: 0 - nimic; 1 - la ieşire am data de la adresa de la intrare;

**MemWrite**: 0 -nimic; 1 - data de la intrare se memorează la adresa dată la intrare;

**MemtoReg**: 0 - valoarea de scris în registru vine din ALU; 1 - valoarea vine din memorie.



#### Unitatea principala de control (cont.)

- Cu o excepţie, toate semnalele de mai sus se deduc *complet* din corpul instrucţiunii.
- Excepţia este PCSrc, pentru care este necesară şi ieşirea zero de la ALU.
- Putem construi o *tabelă de adevăr* pentru aceste semnale de control, ca mai jos.
- Din tabelă, ca la ALU Control, putem construi un circuit pentru această *Unitate principală de control*.

Instruction	RegDst	ALUSrc	Memto- Reg	Reg Write	Mem Read	Mem Write	Branch	ALUOp1	ALUp0
R-format	1	0	0	1	0	0	0	1	0
lw	0	1	1	1	1	0	0	0	0
sw	Х	1	Х	0	0	1	0	0	0
beq	Х	0	Х	0	0	0	1	0	1

Slide 7.41 sfanescu



#### Calea de date + controlul




Figura conţine *calea de date* integrată cu toate *semnalele de control* şi *unitățile de control* (ALU Control + Control).



#### Procesarea unei instructiuni

Procesarea unei instructiuni: Exemplificăm procesorul obțiunt pe câteva instrucțiuni tipice:


• Instrucțiune de format *R* (operație ALU)

• Instrucţiune de accesare a memoriei

• Instrucțiune condițională




## Procesarea unei instructiuni - format R



Primul pas la procesarea unei instrucțiuni de tip R: se extrage instrucțiunea și se incrementează PC.




## ..Procesarea unei instructiuni - format R



Al doilea pas la procesarea unei instrucțiuni de tip R: se citesc 2 regiștri sursă din RF (Register File).




## ..Procesarea unei instructiuni - format R



Al treilea pas la procesarea unei instrucțiuni de tip R: se calculează în ALU folosind datele din regiștri sursă.




#### ..Procesarea unei instructiuni - format R



*Pasul final* la procesarea unei instrucțiuni de *tip R*: se *scrie în registru* rezultatul obținut în ALU.




## Procesarea unei instructiuni - LOAD



Procesarea unei instrucțiuni *load*. Pentru *store* este similar, dar se scrie în memorie (nu se citește) o data ce vine din registru.



#### Procesarea unei instructiuni - BNE



Procesarea unei instrucțiuni *condiționale*. De notat că ieșirea zero din ALU se folosește spre a decide noua instrucțiune.



# Prima implementare de procesor

Prima implementare de procesor: Adăugăm saltul necondiționat, j (jump):


formatul pentru jump este formatul J

31-26	25-0
2	address

- adresa este în cuvinte, deci se multiplică cu 4 (shift la stânga cu 2 biţi); cei 28 biţi rezultaţi se plasează în poziţiile 27-0 ale rezultatului;
- pozițiile din față 31-28 ale rezultatului se copiază din PC +4.

Adăugând componenta pentru jump, obținem *varianta finală* pentru *prima implementare de procesor*.

# ..Prima implementare de procesor



Calea de date și controlul final pentru subsetul nostru: inserăm și procesarea saltului necondiționat jump.



#### Procesorul: Calea de date si controlul

#### **Cuprins:**

- Generalitati
- Calea de date
- O prima implementare
- Implementare cu cicluri multiple
- Microprogramare
- Exceptii
- Concluzii, diverse, etc.