# **PDSD**

# HW2 Synopsys Design Vision EDA Tool

班級:113 電機甲

學號:B093011055

姓名:劉浩崴

# 壹、合成流程


此次需進行邏輯合成的有 RCA、CLA、voter 及 median,而此報告的合成 流程將以 voter 為例,其餘 Verilog code 的合成流程也與 voter 相同,若中途 的設置有作調整的話,將額外進行解說。

## 一、啟動 Design Compiler


```
Second 1-/SYM/NH1-2/yoter]
-PDSD110a43-$.-/
-PDSD110a43-$
```

先在工作站中打開要邏輯合成的資料夾,並在資料夾中確認是否有 setup 檔,確認後輸入 dv 啟動 Design Vision。

## 二、確認 Library 是否載入




## 三、讀檔並確認是否有 error 或 warning 出現



若讀檔正確且 Verilog code 沒有錯誤的話將會顯示上圖紅色圈內的提示且 Design Vision 會標示當前的 design module。

## 四、查看電路架構圖




選擇 logic hierarchy 的 module 後,點一下上圖紅圈的圖示就可查看電路架構圖。

## 五、預防可能的 Assign Statement Problem


```
1 gui_start
2 read_file -format verilog {/home/PDSD110/PDSD110a43/SYN/HW1-2/voter/top.v}
3 curent_design voter
4 current_design voter
5 set_fix_multiple_port_nets -all -buffer_constants
```

在 command line 輸入第五點的指令避免有 assign statement 的問題產生。

## 六、進行 Compile Design



選定好 module 後,在工具列上的 Design 點 Compile Design,而 Compile Design的設置如上圖所示。





若 Compile Design 成功,則會出現上圖紅圈的提示。

```
1 gui_start
2 read_file -format verilog {/home/PDSD110/PDSD110a43/SYN/HW1-2/voter/top.v}
3 curent_design voter
4 current_design voter
5 set_fix_multiple_port_nets -all -buffer_constants
6 compile -exact_map
7 change_names -hierarchy -rule verilog
8 write -hierarchy -format verilog -output /home/PDSD110/PDSD110a43/SYN/HW1-2/voter/voter_syn.v
```

Compile Design 完成後輸入上圖第七點的指令來讓電路不會再出現 assign,接著將此檔案儲存成 syn 的.v 檔,如上圖第八點所示。


## 七、查看合成完的電路架構圖及 Critical Path






同先前步驟即可查看合成完後最佳化的電路架構圖,若要查看 Critical Path,則 照著上圖的動作,及可得到電路的 Critical Path。

## 八、Area Report



若要查看電路面積的資訊則先選擇要查看的 module,接著在工具列上的 Design 點 Report Area 則可得到電路面積相關數據,而 Report Area 的設置如上左圖所示。


## 九、Timing Report



```
U10/U1/U1/B (half_adder_9)
U10/U1/U1/U2/Y (AND2X1)
U10/U1/U1/C (half_adder_9)
U10/U1/U2/Y (oR2X1)
U10/U1/U2/Y (oR2X1)
U10/U1/U2/Y (oR2X1)
U10/U1/U1/C (out (full_adder_1)
U10/U2/U1/B (half_adder_7)
U10/U2/U1/C (half_adder_7)
U10/U2/U1/C (oR2X1)
U10/U2/C_out (full_adder_4)
U10/C_out (adder_3_2)
U11/U0/C_out (full_adder_3)
U11/U0/U1/B (half_adder_5)
U11/U0/U1/C (half_adder_5)
U11/U0/U1/C (half_adder_5)
U11/U0/U1/U1/C (half_adder_5)
U11/U0/U1/U1/C (half_adder_3)
U11/U1/U1/U1/C (half_adder_3)
U11/U1/U1/U1/C (half_adder_3)
U11/U1/U1/U1/C (half_adder_3)
U11/U1/U1/U1/C (half_adder_3)
U11/U1/U1/U1/C (half_adder_3)
U11/U1/U1/U1/C (half_adder_1)
U11/U1/U1/C (half_adder_1)
U11/U1/U1/U1/C (half_adder_1)
U11/U1/U1/U1/C (half_adder_1)
U11/U1/U1/U1/C (half_adder_1)
U11/U1/U1/U1/C (h
  Report : timing
-path full
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        0.17
0.00
0.25
0.00
0.00
0.00
                                                                   -delay max
                                                                   -max paths 1
-max_paths 1
-sort_by group
Design : voter
Version: P-2019.03
Date : Tue Apr 19 02:15:43 2022
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          0.00
0.25
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        0.23
0.00
0.00
0.00
0.00
0.00
  Operating Conditions: slow Library: slow
Wire Load Model Mode: top
                  Startpoint: In_1[2] (input port)
Endpoint: Out[1] (output port)
                Path Group: (none)
Path Type: max
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        0.00
0.25
0.00
0.00
0.00
0.17
0.00
0.25
              Point
                                                                                                                                                                                                                                                                                                                                                                                                                                                       Path
              input external delay
In_1[2] (in)
U8/A[0] (adder_3_4)
U8/A[0] (adder_12)
U8/U9/A (full_adder_12)
U8/U9/A (half_adder_24)
U8/U9/U9/S (half_adder_24)
U8/U9/U1/A (half_adder_24)
U8/U9/U1/Y (XDRZX1)
U8/U9/U1/Y (XDRZX1)
U8/U9/U1/Y (XDRZX1)
U8/U9/U1/Y (half_adder_23)
U8/U9/U1/Y (half_adder_24)
U8/U9/U1/Y (half_adder_24)
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          0.00
                                                                                                                                                                                                                                                                                                                                                                                                                                                       0.00
                                                                                                                                                                                                                                                                                                                                                                                                                                                     0.00 r
0.14 r
0.14 r
0.14 r
0.33 r
0.33 r
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          0.00
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        0.00
0.14
0.00
0.00
0.00
0.26
                                                                                                                                                                                                                                                                                                                                                             0.00
            U8/U9/U1/S (half_adder_23)
U8/U9/Sum[0] (adder_3_4)
U9/A[0] (adder_3_4)
U9/A[0] (adder_3_3)
U9/U9/A (full_adder_9)
U9/U9/U9/A (half_adder_18)
U9/U9/U9/A (half_adder_18)
U9/U9/U9/A (half_adder_18)
U9/U9/U1/A (half_adder_18)
                                                                                                                                                                                                                                                                                                                                                                                                                                                         0.33 r
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  3.21 f
                                                                                                                                                                                                                                                                                                                                                                                                                                                         0.33 r
                                                                                                                                                                                                                                                                                                                                                                                                                                                     0.33 r
0.33 r
0.33 r
0.53 f
0.53 f
0.53 f
0.71 f
0.71 f
                U9/U0/U1/V1/Y (XOR2X1)
U9/U0/U1/S (half_adder_17)
U9/U0/Sum (full_adder_9)
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ***** End Of Report *****
```

若要查看電路延遲的資訊則先選擇要查看的 module,接著在工具列上的 Timing 點 Report Timing Path,則可得到電路延遲的相關數據,而 Timing Report 的設置如上圖所示。

## + · Power Report



```
Report : power -analysis_effort low
-analysis_effort low
Design: voter
Version: P-2019.03
Date : Tue Apr 19 02:17:19 2022
Library(s) Used:
      slow (File: /mnt3/CBDK_IC_Contest_v2.1/SynopsysDC/db/slow.db)
Operating Conditions: slow Library: slow
Wire Load Model Mode: top
Global Operating Voltage = 1.08
Power-specific unit information :
Voltage Units = 1V
Capacitance Units = 1.000000pf
Time Units = 1ns
Dynamic Power Units = 1mW
Leakage Power Units = 1pW
(derived from V,C,T units)
   Cell Internal Power = 112.9891 uW (76%)
Net Switching Power = 35.0757 uW (24%)
Total Dynamic Power = 148.0648 uW (100%)
Cell Leakage Power = 2.1860 uW
Information: report_power power group summary does not include estimated clock tree power. (PWR-789)
Power Group Power Power Power Power Power Power Power

        0.0000
        0.0000
        0.0000

        0.0000
        0.0000
        0.0000

        0.0000
        0.0000
        0.0000

        0.0000
        0.0000
        0.0000

        0.0000
        0.0000
        0.0000

        0.0000
        0.0000
        0.0000

        0.1130
        3.5976e-92
        2.1860e+06

                                                                                                                                                      0.00%)
memory
black_box
clock_network
                                                                                                                                0.0000
                                                                                                                                                      0.00%
register
seguential
                                                                                                                                                      0.00%
                                                                                                                                0.0000 ( 0.00%)
0.1503 ( 100.00%)
combinational
                              0.1130 mW 3.5076e-02 mW 2.1860e+06 pW
                                                                                                                               0.1503 mW
***** End Of Report *****
```

若要查看電路功率的資訊則先選擇要查看的 module,接著在工具列上的 Design 點 Report Power,則可得到電路功率的相關數據,而 Power Report 的設置如上圖所示。

## +- Report Qor

design_vision> report_qor		Area			
**************************************	2022	Combinational Area: 1624.411767 Noncombinational Area: 0.000000 Buf/Inv Area: 0.000000 Total Buffer Area: 0.00 Total Inverter Area: 0.00 Macro/Black Box Area: 0.000000			
Timing Path Group (none)		Net Area:	0.000000		
Levels of Logic: Critical Path Length: Critical Path Slack:	17.00 3.26	Cell Area: Design Area:	1624.411767 1624.411767		
Critical Path Clk Period:	n/a	Design Rules			
Total Negative Slack: No. of Violating Paths: Worst Hold Violation:	0.00 0.00 0.00	Total Number of Nets: Nets With Violations:	201		
Total Hold Violation: No. of Hold Violations:	0.00	Max Trans Violations: Max Cap Violations:	0		
Cell Count		Hostname: soc08			
Hierarchical Cell Count: Hierarchical Port Count:	120	Compile CPU Statistics			
Leaf Cell Count:	185	Resource Sharing: Logic Optimization:		0.00	
Buf/Inv Cell Count: Buf Cell Count:	0 0	Mapping Optimization:		0.31	
<pre>Inv Cell Count: CT Buf/Inv Cell Count:</pre>	0 0	Overall Compile Time:		3.03	
Combinational Cell Count:	185	Overall Compile Wall Cl	ock Time:	3.62	

若想要快速取得邏輯合成電路的相關資訊,則可輸入上圖紅圈內的指令,結果如上圖所示(功率需使用 Power Report)。

## 十二、儲存電路及 Timing 檔

```
1 gui_start
2 read_file -format verilog {/home/PDSD110/PDSD110a43/SYN/HW1-2/voter/top.v}
3 curent_design voter
4 current_design voter
5 set_fix_multiple_port_nets -all -buffer_constants
6 compile -exact_map
7 change_names -hierarchy -rule verilog
8 write -hierarchy -format verilog -output /home/PDSD110/PDSD110a43/SYN/HW1-2/voter/voter_syn.v
9 uplevel #0 { report_area }
10 uplevel #0 { report_timing -path full -delay max -nworst 1 -max_paths 1 -significant_digits 2 -sort_by group }
11 uplevel #0 { report_power -analysis_effort low }
12 report_gor
13 write_sdf -version 1.0 -context verilog voter.sdf
```

若要儲存邏輯合成電路的 sdf 檔,則需輸入上圖紅圈內的指令,儲存完後即可存檔並在指令欄輸入 exit 關閉邏輯合成軟體。


## 十三、重新模擬 Testbench

```
10ns/100ps
        timescale
       `include
                    "./voter syn.v"
                    "./tsmc13.v"
        include
 4
 5
 6
 7
      module textfixture voter;
 8
 9
      reg
                [2:0]
                            In_1,In_2,In_3,In_4,In_5;
10
11
      wire
               [2:0]
                            Out;
12
13
      voter U0(In 1,In 2,In 3,In 4,In 5,Out);
35
    —initial begin
37
    $sdf annotate("voter.sdf",U0);
38
39
     end
40
     initial begin
41
42
43
      $fsdbDumpfile("voter syn.fsdb");
44
      $fsdbDumpvars;
45
46
     Lend
```


在模擬前要在 testbench 加上 timescale、引入要模擬的.v 檔、台積電.13 製程檔、 sdf 檔及波形檔。

打開工作站使用 neverilog 模擬 testbench。

確認在模擬過程中有在終端機出現上圖紅色方框內的訊息



在工作站開啟 nWave 後,找到電路的 fsdb 檔並找到 testbench module name,然後選取所要觀察的訊號。




在觀察波形時需能觀察到初始的 output 為 unknown 以及在數值變化時輸出會有 delay 的效應。


# 貳、電路分析

## - \ RCA

#### i. 電路架構




(合成前)



(合成後)

※比較:電路在合成前與合成後架構相同,兩者皆是以八個 full adder 及 XOR 閘所組成。

### ii. 最長路徑



#### iii. 面積

**********	*******	design_vision> report_qor	
Report : area Design : adder		**************************************	********
Version: P-2019.03		Design : adder	
Date : Tue Apr 19 01:04	1:26 2022	Version: P-2019.03	
******	********	Date : Tue Apr 19 01:18:40	2022
		**********	********
Library(s) Used:			
slow (File: /mnt3/CBD	OK_IC_Contest_v2.1/SynopsysDC/db/slow.db)	Timing Path Group (none)	
Number of ports:	184	Levels of Logic:	
Number of nets:	223	Critical Path Length: Critical Path Slack:	
Number of cells:	75	Critical Path Clk Period:	
Number of combinational of		Total Negative Slack:	
		No. of Violating Paths:	0.00
Number of sequential cell		Worst Hold Violation:	0.00
Number of macros/black bo		Total Hold Violation:	
Number of buf/inv:	Θ	No. of Hold Violations:	
Number of references:	2		
Combinational area:	448.113590		
Buf/Inv area:	0.000000	Cell Count	
Noncombinational area:	0.000000		
Macro/Black Box area:	0.000000	Hierarchical Cell Count:	
Net Interconnect area:	undefined (No wire load specified)	Hierarchical Port Count:	
	,	Leaf Cell Count:	48
Total cell area:	448.113590	Buf/Inv Cell Count:	0
Total area:	undefined	Buf Cell Count:	0
iotal area.	under ined	Inv Cell Count: CT Buf/Inv Cell Count:	0
***** Fod Of Deport ****		Combinational Cell Count:	48
***** End Of Report *****		combinational Cett Count:	46

電路面積: 448.113590(um²)

根據.13 製程約使用了 448.113590÷5≒90 個 NAND2 gates

Combinational Cell Count: 48 個邏輯閘

最長路徑邏輯閘層數: 18 層

#### iv. 延遲

```
Report : timing
-path full
-delay max
                                                                                                                                                                                          1.64
                                                                                                                                                                         0.17
0.00
0.25
                                                                                                                                                                                          1.81
             -max_paths 1
-max_paths 1
-sort_by group
Design : adder
Version: P-2019.03
Date : Tue Apr 19 01:06:01 2022
                                                                                                                                                                                          2.06
                                                                                                                                                                                          2.06
                                                                                                                                                                         0.00
                                                                                                                                                                                          2.06
                                                                                                                                                                                          2.06
Operating Conditions: slow Library: slow Wire Load Model Mode: top
                                                                                                                                                                         0.00
0.17
                                                                                                                                                                                          2.06
                                                                                                                                                                                          2.23
   Startpoint: Add_ctrl (input port)
Endpoint: C_out (output port)
Path Group: (none)
Path Type: max
                                                                                                                                                                                          2.48
                                                                                                                                                                                          2.48
                                                                                                                                                                         0.00
0.17
                                                                                                                                                                                          2.48
                                                                                                                                                                                          2.65
   Point
                                                                                     Path
  2.65
                                                                            0.00 r
                                                                                                                                                                         0.25
0.00
0.00
                                                                                     0.00 r
0.00 r
0.14 r
0.14 r
0.14 r
                                                                                                                                                                                          2.90
                                                                                                                                                                         0.00
0.17
                                                                                                                                                                                          2.90
                                                                                                                                                                         0.00
                                                                                                                                                                                          3.07
                                                                                     0.14 r
0.14 r
0.34 f
0.34 f
0.54 f
0.79 f
0.79 f
0.79 f
0.79 f
                                                                                                                                                                                          3.32
                                                                                                                                                                         0.00
                                                                                                                                                                                          3.32
                                                                                                                                                                                          3.32
                                                                    0.20
0.00
0.25
0.00
                                                                                                                                                                                          3.49
                                                                                                                                                                         0.00
                                                                                                                                                                                          3.70 f
3.70 f
3.70 f
                                                                    0.00
                                                                    0.00
0.17
                                                                                                                                                                                          3.70
                                                                                      0.96 f
0.96 f
1.21 f
                                                                                                        (Path is unconstrained)
```


#### v. 功率

電路總功耗: 7.6574×10<sup>-2</sup>(mW)

\*\*\*\*\* End Of Report \*\*\*\*\*

## 二、CLA

## i. 電路架構




(合成前)



(合成後)

※比較:電路在合成前與合成後在 carry-lookahead generator 的架構上有所不同,合成前經過的邏輯閘層數較少,但使用邏輯閘數量較多;合成後的邏輯閘層數較多,但使用的邏輯閘數量較少。

#### ii. 最長路徑



#### iii. 面積

\*\*\*\*\*\*\*\*\*\* design\_vision> report\_qor Report : area Design : adder Version: P-2019.03 Report : gor Design : adder Version: P-2019.03 Date : Tue Apr 19 01:53:15 2022 Date : Tue Apr 19 01:57:15 2022 Library(s) Used: slow (File: /mnt3/CBDK\_IC\_Contest\_v2.1/SynopsysDC/db/slow.db) Timing Path Group (none) Levels of Logic: Number of ports: Critical Path Length: Critical Path Slack: 2.21 Number of nets: Number of cells: Critical Path Clk Period: n/a Number of combinational cells: 36 Total Negative Slack: Number of sequential cells: Number of macros/black boxes: No. of Violating Paths: 0.00 Worst Hold Violation: Number of buf/inv: Total Hold Violation: Number of references: 2 No. of Hold Violations: Combinational area: Buf/Inv area: 0.000000 Cell Count Noncombinational area: 0.000000 0.000000 Macro/Black Box area: Hierarchical Cell Count: Net Interconnect area: undefined (No wire load specified) Hierarchical Port Count: Leaf Cell Count: 359.848793 Total cell area: Buf/Inv Cell Count: undefined Buf Cell Count: Inv Cell Count: Total area: \*\*\*\*\* End Of Report \*\*\*\*\* CT Buf/Inv Cell Count:

電路面積: 359.848793(um²)

根據.13 製程約使用了 359.848793÷5≒72 個 NAND2 gates

Combinational Cell Count: 36 個邏輯閘

最長路徑邏輯閘層數: 10層

※比較:合成前的 Combinational Cell Count 有 60 個邏輯閘;最長路徑層數

為7層

#### iv. 延遲

```
.....
 Report : timing -path full
-path full
-delay max
-max_paths 1
-sort_by group
Design : adder
Version: P-2019.03
 Date : Tue Apr 19 01:53:45 2022
 Operating Conditions: slow Library: slow Wire Load Model Mode: top
      Startpoint: Add_ctrl (input port)
Endpoint: SUM[7] (output port)
Path Group: (none)
Path Type: max
       Point
                                                                                                                                                                                                          Path
    input external delay
Add_ctrl (in)
U17/Y (XORZX1)
U8/8[6] (carry_lookahead_adder_8)
U8/9[6] (carry_lookahead_adder_4_0)
U8/U9/8[6] (carry_lookahead_adder_4_0)
U8/U9/U14/Y (XORZX1)
U8/U9/U14/Y (XORZX1)
U8/U9/U14/Y (OAZIXL)
U8/U9/U7/Y (OAZIXL)
U8/U9/U7/Y (OAZIXL)
U8/U9/U7/Y (OAZIXL)
U8/U9/C_out (carry_lookahead_adder_4_0)
U8/U1/U13/Y (AOIZZXI)
U8/U1/U13/Y (AOIZZXI)
U8/U1/U14/Y (AOIZXXL)
U8/U1/U14/Y (AOIZXXL)
U8/U1/Sum[3] (carry_lookahead_adder_4_1)
U8/U1/Sum[3] (carry_lookahead_adder_4_1)
U8/U1/Sum[3] (carry_lookahead_adder_4_1)
U8/Sum[7] (carry_lookahead_adder_8)
SUM[7] (out)
data arrival time
       input external delay
                                                                                                                                                                                                          0.15 m
                                                                                                                                                                                                           0.15
0.37
                                                                                                                                                                                                          0.48 f
0.78 f
1.07 f
                                                                                                                                                                          0.29
                                                                                                                                                                         0.29
0.27
0.00
0.00
0.12
                                                                                                                                                                                                          1.35 r
1.35 r
1.35 r
1.35 r
                                                                                                                                                                                                          1.76 f
2.06 f
2.21 f
                                                                                                                                                                          0.29
                                                                                                                                                                          0.15
                                                                                                                                                                                                           2.21
                                                                                                                                                                                                           2.21 1
                                                                                                                                                                                                          2.21
       (Path is unconstrained)
 ***** End Of Report *****
```

#### 電路延遲時間:2.21(ns)


#### v. 功率

```
Report : power
-analysis_effort low
Design : adder
Version: P-2019.03
Date : Tue Apr 19 01:56:12 2022
   slow (File: /mnt3/CBDK_IC_Contest_v2.1/SynopsysDC/db/slow.db)
Operating Conditions: slow Library: slow
Wire Load Model Mode: top
Global Operating Voltage = 1.08
Power-specific unit information :
Voltage Units = 1V
Capacitance Units = 1.000000pf
Time Units = 1ns
Dynamic Power Units = 1mW
Leakage Power Units = 1pW
  Cell Internal Power = 46.2857 uW (75%)
Net Switching Power = 15.3256 uW (25%)
Total Dynamic Power = 61.6114 uW (100%)
Cell Leakage Power = 409.3030 nW
Information: report_power power group summary does not include estimated clock tree power. (PWR-789)
        Internal Switching Leakage Total
mW 4.0930e+05 pW
Total 4.6286e-02 mW
                                  1.5326e-02 mW
                                                                         6.2021e-02 mW
***** End Of Report *****
```


電路總功耗: 6.2021×10<sup>-2</sup>(mW)

## 三、voter

#### i. 電路架構




(合成前)



(合成後)

※比較:合成前與合成後架構幾乎相同,皆為 12 個 add\_3 和比較用的邏輯 閘所組成,但合成後的電路的比較邏輯閘數量較少且最長路徑邏輯閘層數較低。

#### ii. 最長路徑



#### iii. 面積

\*\*\*\*\*\*\*\*\*\*\* Report : area Design : voter Version: P-2019.03 Date : Tue Apr 19 02:15:18 2022 slow (File: /mnt3/CBDK\_IC\_Contest\_v2.1/SynopsysDC/db/slow.db) 618 Number of ports: Number of nets: Number of cells: Number of combinational cells: 185 Number of sequential cells: Number of macros/black boxes: 0 Number of buf/inv: Number of references: Combinational area: 1624.411767 0.000000 Buf/Inv area: Noncombinational area: 0.000000 0.000000 Macro/Black Box area: undefined (No wire load specified) Net Interconnect area: 1624.411767 Total cell area: undefined Total area: \*\*\*\*\* End Of Report \*\*\*\*\*

design vision> report qor \*\*\*\*\*\*\*\*\*\* Report : qor Design : voter Version: P-2019.03
Date : Tue Apr 19 02:18:24 2022 Timing Path Group (none) Levels of Logic: 17.00 Critical Path Length: Critical Path Slack: uninit Critical Path Clk Period: Total Negative Slack: No. of Violating Paths: 0.00 Worst Hold Violation: 0.00 Total Hold Violation: No. of Hold Violations: 0.00 Cell Count Hierarchical Cell Count: Hierarchical Port Count: Leaf Cell Count: Buf/Inv Cell Count: Buf Cell Count: Inv Cell Count: CT Buf/Inv Cell Count: Combinational Cell Count: 185

電路面積: 1624.411767(um²)

根據.13 製程約使用了 1624.411767÷5≒325 個 NAND2 gates

Combinational Cell Count: 185 個邏輯閘

最長路徑邏輯閘層數: 17層

※比較: 合成前的 Combinational Cell Count 有 187 個邏輯閘;最長路徑層

數為 32 層

#### iv. 延遲

**********	***		U10/U1/U1/B (half_adder_9)	0.00	1.13 f
Report : timing			U10/U1/U1/U2/Y (AND2X1)	0.17	1.30 f
-path full			U10/U1/U1/C (half_adder_9)	0.00	1.30 f
-delay max			U10/U1/U2/Y (OR2X1)	0.25	1.55 f
-max_paths 1			U10/U1/C_out (full_adder_5)	0.00	1.55 f
-sort_by group			U10/U2/C_in (full_adder_4)	0.00	1.55 f
Design : voter			U10/U2/U1/B (half_adder_7)	0.00	1.55 f
Version: P-2019.03			U10/U2/U1/U2/Y (AND2X1)	0.17	1.72 f
Date : Tue Apr 19 02:15:43 2022			U10/U2/U1/C (half_adder_7)	0.00	1.72 f
*********	***		U10/U2/U2/Y (OR2X1)	0.25	1.97 f
			U10/U2/C_out (full_adder_4)	0.00	1.97 f
Operating Conditions: slow Library:	slow		U10/C_out (adder_3_2)	0.00	1.97 f
Wire Load Model Mode: top			U11/C_in (adder_3_1)	0.00	1.97 f
			U11/U0/C_in (full_adder_3)	0.00	1.97 f
Startpoint: In_1[2] (input port)			U11/U0/U1/B (half_adder_5)	0.00	1.97 f
Endpoint: Out[1] (output port)			U11/U0/U1/U2/Y (AND2X1)	0.17	2.14 f
Path Group: (none)			U11/U0/U1/C (half_adder_5)	0.00	2.14 f
Path Type: max			U11/U0/U2/Y (OR2X1)	0.25	2.39 f
			U11/U0/C_out (full adder_3)	0.00	2.39 f
Point	Incr	Path	U11/U1/C_in (full_adder_2)	0.00	2.39 f
			U11/U1/U1/B (half_adder_3)	0.00	2.39 f
input external delay	0.00	0.00 r	U11/U1/U1/U2/Y (AND2X1)	0.17	2.56 f
<pre>In_1[2] (in)</pre>	0.00	0.00 r	U11/U1/U1/C (half_adder_3)	0.00	2.56 f
U8/A[0] (adder_3_4)	0.00	0.00 r	U11/U1/U2/Y (OR2X1)	0.25	2.81 f
U8/U0/A (full_adder_12)	0.00	0.00 r	U11/U1/C_out (full_adder_2)	0.00	2.81 f
U8/U0/U0/A (half_adder_24)	0.00	0.00 r	U11/U2/C_in (full_adder_1)	0.00	2.81 f
U8/U0/U0/U1/Y (XOR2X1)	0.14	0.14 r	U11/U2/U1/B (half_adder_1)	0.00	2.81 f
U8/U0/U0/S (half_adder_24)	0.00	0.14 r	U11/U2/U1/U1/Y (XOR2X1)	0.14	2.95 f
U8/U0/U1/A (half_adder_23)	0.00	0.14 r	U11/U2/U1/S (half adder 1)	0.00	2.95 f
U8/U0/U1/U1/Y (XOR2X1)	0.19	0.33 r	U11/U2/Sum (full_adder_1)	0.00	2.95 f
U8/U0/U1/S (half_adder_23)	0.00	0.33 r	U11/Sum[2] (adder_3_1)	0.00	2.95 f
U8/U0/Sum (full_adder_12)	0.00	0.33 r	U21/Y (A021X1)	0.26	3.21 f
U8/Sum[0] (adder_3_4)	0.00	0.33 r	U20/Y (NOR2X1)	0.06	3,26 r
U9/A[0] (adder_3_3)	0.00	0.33 r	Out[1] (out)	0.00	3.26 r
U9/U0/A (full_adder_9)	0.00	0.33 r	data arrival time	0.00	3.26
U9/U0/U0/A (half_adder_18)	0.00	0.33 r			
U9/U0/U0/U1/Y (XOR2X1)	0.19	0.53 f	(Path is unconstrained)		
U9/U0/U0/S (half_adder_18)	0.00	0.53 f	(i deli 13 diledisti dilled)		
U9/U0/U1/A (half_adder_17)	0.00	0.53 f			
U9/U0/U1/U1/Y (XOR2X1)	0.18	0.71 f			
U9/U0/U1/S (half_adder_17)	0.00	0.71 f	**** End Of Report ****		
U9/U0/Sum (full_adder_9)	0.00	0.71 f	Eliu oi kepolit		


#### 電路延遲時間:3.26(ns)

#### v. 功率


電路總功耗:0.1503(mW)

## 四、median

#### i. 電路架構




(合成前)



(合成後)

※比較:合成前與合成後的電路架構幾乎相同,皆為 asu8、決定 select bit 的邏輯電路和 2-to-1MUX 所組成,但由於製程的關係,合成後電路的 MUX 所使用到的邏輯閘數目較少,最長路徑層數也就跟著降低。

#### ii. 最長路徑



#### iii. 面積

\*\*\*\*\*\*\*\*\*\* design vision> report gor Report : area Design : median Version: P-2019.03 Date : Tue Apr 19 02:29:08 2022 Report : qor Design : median Version: P-2019.03 Library(s) Used: Timing Path Group (none) slow (File: /mnt3/CBDK\_IC\_Contest\_v2.1/SynopsysDC/db/slow.db) Levels of Logic: Number of ports: Critical Path Length: Critical Path Slack: Number of nets: uninit n/a 0.00 Number of cells: 267 Critical Path Clk Period: Total Negative Slack: Number of combinational cells: 166 No. of Violating Paths: Worst Hold Violation: 0.00 Number of sequential cells: 0 Number of macros/black boxes: 0 Total Hold Violation: 0.00 Number of buf/inv: No. of Hold Violations: Number of references: Combinational area: 1610.832566 Cell Count 0.000000 Buf/Inv area: Noncombinational area: 0.000000 Hierarchical Cell Count: Hierarchical Port Count: Macro/Black Box area: 0.000000 616 undefined (No wire load specified) Net Interconnect area: Leaf Cell Count: Buf/Inv Cell Count: Buf Cell Count: Inv Cell Count: Total cell area: 1610.832566 undefined Total area: CT Buf/Inv Cell Count: Combinational Cell Count: 166 \*\*\*\*\* End Of Report \*\*\*\*\*

電路面積: 1610.832566(um²)

根據.13 製程約使用了 1610.832566÷5≒322 個 NAND2 gates

Combinational Cell Count: 166 個邏輯閘

最長路徑邏輯閘層數: 21 層

※比較:合成前的 Combinational Cell Count 有 217 個邏輯閘;最長路徑層數

為 24 層

#### iv. 延遲

**********	**		A2/U8/U1/U0/U1/B (half_adder_7)	0.00	1.99 f
Report : timing			A2/U8/U1/U0/U1/U2/Y (AND2X1) A2/U8/U1/U0/U1/C (half_adder_7)	0.17	2.16 f
-path full			A2/U8/U1/U0/U1/C (half_adder_7)	0.00	2.16 f
-delay max			A2/U8/U1/U0/U2/Y (OR2X1)	0.25	2.41 f
-max_paths 1			A2/U8/U1/U0/C out (full_adder_4) A2/U8/U1/U1/C_in (full_adder_3) A2/U8/U1/U1/U1/B (half_adder_5)	0.00	2.41 f
-sort_by group			A2/U8/U1/U1/C in (full adder 3)	0.00	2.41 f
Design : median			A2/U8/U1/U1/U1/B (half adder 5)	0.00	2.41 f
Version: P-2019.03			A2/U8/U1/U1/U1/U2/Y (AND2X1) A2/U8/U1/U1/U1/C (half_adder_5)	0.17	2.58 f
Date : Tue Apr 19 02:29:40 2022			A2/U8/U1/U1/U1/C (half adder 5)	0.00	2.58 f
***********	**		A2/U8/U1/U1/U2/Y (OR2X1)	0.25	2.83 f
			A2/U8/U1/U1/U2/Y (OR2X1) A2/U8/U1/U1/C_out (full_adder_3)	0.00	2.83 f
Operating Conditions: slow Library:	slow		A2/U8/U1/U2/C_in (full_adder_2)	0.00	2.83 f
Wire Load Model Mode: top			A2/U8/U1/U2/U1/B (half adder 3)	0.00	2.83 f
Ware countroder moder cop			A2/U8/U1/U2/U1/B (half_adder_3) A2/U8/U1/U2/U1/U2/Y (AND2X1) A2/U8/U1/U2/U1/C (half_adder_3)	0.00	3.00 f
Startpoint: a0[0] (input port)			A2/U8/U1/U2/U1/C (half adder 3)	0.17	3.00 f
Endpoint: Out[7] (output port)			A2/U8/U1/U2/U2/Y (OR2X1)	0.25	3.26 f
Path Group: (none)			A2/U8/U1/U2/C out (full adder 2)	0.25	3.26 f
Path Type: max	slow		A2/U9/U1/U2/C in (full adder 1)	0.00	3.26 f
Path Type: max			A2/U0/U1/U2/U1/P (half adder 1)	0.00	3.26 f
Point	Incr		A2/U0/U1/U3/U1/U (Ha11_aude1_1)	0.17	
POINT	THE	Patii	A2/U0/U1/U3/U1/U1/1 (AURZA1)	0.17	3.43 f
input outomol dolou	0.00	0.00 f	A2/U8/U1/U2/Cout (full_adder_2) A2/U8/U1/U2/C_out (full_adder_2) A2/U8/U1/U3/C_in (full_adder_1) A2/U8/U1/U3/U1/U1/Y (KNZX1) A2/U8/U1/U3/U1/U1/Y (KNZX1) A2/U8/U1/U3/U1/Y (KNZX1) A2/U8/U1/U3/YU1/S (half_adder_1) A2/U8/U1/U3/Sum (full_adder_1) A2/U8/U1/U3/Sum (full_adder_1) A2/U8/U1/U3/Sum (full_adder_1) A2/U8/U1/U3/Sum (full_adder_1) A2/U8/U1/U3/Sum (full_adder_1) A2/U8/U1/U3/Sum (full_adder_1) U26/Y (NAND2X1) U26/Y (NAND2X1) U14/Sel (MUX2_1_2) U14/U1/Y (CLMMXZX2) U14/U1/Y (MUX2_1_2)	0.00	3.43 f
input external delay a@[0] (in) A2/Y[0] (asu8_1) A2/U8/Y (XORZX1) A2/U8/B[0] (adder_8_1) A2/U8/U8/B[0] (adder_4_2) A2/U8/U8/U9/B[0] (adder_4_2)	0.00	0.00 f	A2/U8/U1/U3/SUM (TUII_adder_I)	0.00	3.43 f
40[0] (111)	0.00		A2/U0/01/ 5um[3] (adder_4_1)	0.00	
A2/Y[0] (asu8_1)	0.00	0.00 f	A2/U8/SUM[/] (adder_8_1)	0.00	3.43 f
A2/U9/Y (XUR2X1)	0.09	0.09 r	AZ/SUM[/] (asu8_1)	0.00	3.43 f
A2/U8/B[0] (adder_8_1)	0.00	0.09 r	UZD/Y (NANDZBX1)	0.19	3.62 f
A2/U8/U0/B[0] (adder_4_2)	0.00	0.09 r	U25/Y (MX12X1)	0.50	4.13 r
A2/U8/U0/U0/B (Tull_adder_8)	0.00	0.09 r	U14/Sel (MUX2_1_2)	0.00	4.13 r
A2/U8/U0/U0/U0/B (half adder 16)	(0) . (0)(0)	0.09 r	U14/U1/Y (CLKMX2X2)	0.42	4.55 r
A2/U8/U0/U0/U0/U1/Y (X0R2X1)	0.18	0.27 f			4.55 r
A2/U8/U0/U0/U0/U1/Y (XOR2X1) A2/U8/U0/U0/U0/S (half_adder_16) A2/U8/U0/U0/U1/A (half_adder_15)	0.00	0.27 f	U15/A (MUX2_1_1)	0.00	4.55 r
A2/U8/U0/U0/U1/A (half_adder_15)		0.27 f	U15/U1/Y (CLKMX2X2)	0.14	4.69 r
A2/U8/U0/U0/U1/U2/Y (AND2X1)	0.20	0.47 f	U15/Out (MUX2_1_1)	0.00	4.69 r
A2/U8/U0/U0/U1/C (half_adder_15)	0.00	0.47 f	U15/A (MUX2_1_1) U15/U1/Y (CLKMX2X2) U15/Out (MUX2_1_1) Out[7] (out) data arrival time  (Path is unconstrained)	0.00	4.69 r
A2/U8/U0/U0/U2/Y (OR2X1)	0.25	0.73 f	data arrival time		4.69
A2/U8/U0/U0/U2/Y (OR2X1) A2/U8/U0/U0/C_out (full_adder_8)	0.00	0.73 f			
A2/U8/U9/U1/C in /full adder 7)	െ ഒര	0.73 f	(Path is unconstrained)		
A2/U8/U0/U1/U1/B (half_adder_13)	0.00	0.73 f	. ,		
A2/U8/U0/U1/U1/U2/Y (AND2X1)	0.17	0.90 f			
A2/U8/U0/U1/U1/C (half adder 13)	0.00	0.90 f			
A2/U8/U9/U1/U1/B (half_adder_13) A2/U8/U9/U1/U1/U2/Y (AND2X1) A2/U8/U9/U1/U1/C (half_adder_13) A2/U8/U9/U1/U1/C (oR2X1)	0.25	1.15 f	***** End Of Report *****		
A2/U8/U0/U1/C_out (full_adder_7)	0.00	1.15 f			

#### 電路延遲時間:4.69(ns)


#### v. 功率

```
Report : power
-analysis.effort low
Design : median
Version: P-2019.03
Date : Tue Apr 19 02:30:44 2022
     slow (File: /mnt3/CBDK_IC_Contest_v2.1/SynopsysDC/db/slow.db)
Operating Conditions: slow Library: slow
Wire Load Model Mode: top
Global Operating Voltage = 1.08
Power-specific unit information :
Voltage Units = 1V
Capacitance Units = 1.0000000pf
Time Units = 1ns
Dynamic Power Units = 1mW
Leakage Power Units = 1pW
  Cell Internal Power = 184.9509 uW (77%)
Net Switching Power = 55.7209 uW (23%)
Total Dynamic Power = 240.6718 uW (100%)
                              = 2.2425 uW
Information: report_power power group summary does not include estimated clock tree power. (PWR-789)
                      Internal Switching Leakage Total
Power Group
         Group Power Power Power Power
                                                                                                                     ( % ) Attrs
io_pad
memory
black_box
clock_network
register
sequential
combinational
                           0.0000
0.0000
0.0000
0.0000
0.0000
0.0000
0.1850
                                                                               0.0000
0.0000
0.0000
0.0000
0.0000
                                       0.0000
0.0000
0.0000
0.0000
0.0000
0.0000
5.5721e-02
                                                                                          0.0000 ( 0.00%)
0.0000 ( 0.00%)
0.0000 ( 0.00%)
0.0000 ( 0.00%)
0.0000 ( 0.00%)
                                                                  2.2425e+06
                                                                                                         0.2429 ( 100.00%)
                                                                 nW 2.2425e+06 pW
Total
                                               5.5721e-02 mW
                                                                                                         0.2429 mW
                           0.1850 mW
***** End Of Report *****
```

# 參、Testbench 驗證

## - RCA(1) & CLA(2)

### (一)、正數加法



### 〈分析一〉

X=0, Y=0, Add\_ctrl=0(加法運算), C\_out=0(無進位),SUM=0

### 〈結論一〉

0+0=0,且在[-127,127]範圍內,無溢出和進位。計算結果正確


### 〈分析二〉

X=105, Y=20, Add\_ctrl=0(加法運算), C\_out=0(無進位),SUM=125

#### 〈結論二〉

105+20=125,且在[-127,127]範圍內,無溢出和進位。計算結果正確

## (二)、正數減法



### 〈分析一〉

X=87, Y=69, Add ctrl=1(減法運算), C out=1(有進位), SUM=18

#### 〈結論一〉

87-69=18,且在[-127,127]範圍內,無溢出,有進位。計算結果正確


### 〈分析二〉

X=127, Y=126, Add\_ctrl=1(減法運算), C\_out=1(有進位), SUM=1

#### 〈結論二〉

127-126=1,且在[-127,127]範圍內,無溢出,有進位。計算結果正確

## (三)、負數加法



### 〈分析一〉

X=234, Y=246,  $Add\_ctrl=0$ (加法運算),  $C\_out=1$ (有進位), SUM=224 X=234,不在[-127,127]範圍內,以負數補數表示 $\to X=234-256=-22$  Y=246,不在[-127,127]範圍內,以負數補數表示 $\to Y=246-256=-10$ 

SUM=224, 不在[-127,127]範圍內,以負數補數表示→SUM=224-256=-32

#### 〈結論一〉

(-22)+(-10)=-32, 且-32的補數為256+(-32)=224。計算結果正確


#### 〈分析二〉

 $X=187, Y=199, Add\_ctrl=0(加法運算), C\_out=1(有進位), SUM=130$  X=187, 不在[-127,127]範圍內,以負數補數表示 $\to X=187-256=-69$  Y=199,不在[-127,127]範圍內,以負數補數表示 $\to Y=199-256=-57$  SUM=130,不在[-127,127]範圍內,以負數補數表示 $\to SUM=130-256=-126$ 

#### 〈結論二〉

(-69)+(-57)=-126, 且-126的補數為256+(-126)=130。計算結果正確

### (四)、負數減法



#### 〈分析一〉

X=210, Y=200, Add\_ctrl=1(減法運算), C\_out=1(有進位), SUM=10

X=210, 不在[-127,127]範圍內,以負數補數表示→X=210-256=-46

Y=200,不在[-127,127]範圍內,以負數補數表示→Y=200-256=-56

SUM=10,在[-127,127]範圍內

#### 〈結論一〉


(-46)-(-56)=10,無溢出。計算結果正確

#### 〈分析二〉

X=135, Y=165, Add\_ctrl=1(減法運算), C\_out=1(有進位),SUM=226
X=135, 不在[-127,127]範圍內,以負數補數表示→X=135-256=-121
Y=165, 不在[-127,127]範圍內,以負數補數表示→Y=165-256=-91
SUM=226, 不在[-127,127]範圍內,以負數補數表示→SUM=226-256=-30

(-121)-(-91)=-30, 且-30的補數為256+(-30)=226。計算結果正確

### (五)、溢位



溢位的情形有兩種,第一種為兩正數相加,其結果超過 127;第二種為兩負數相加,其結果小於-127。當有溢出時,兩正數相加會視為無符號數相加無進位元,而兩負數相加則結果為正補數表示。

#### 〈分析一〉

X=50, Y=100, Add\_ctrl=0(加法運算), C\_out=0(無進位),SUM=150
 X=50, Y=100, 在[-127,127]範圍內
 SUM=150, 不在[-127,127]範圍內,為相加超過127的例子

#### 〈結論一〉

50+100=150, 不在[-127,127]範圍內, 有溢出, 視為無符號數相加無進位元。

計算結果正確

### 〈分析二〉


X=129, Y=128,  $Add\_ctrl=0$ (加法運算),  $C\_out=1$ (有進位), SUM=1 X=129,不在[-127,127]範圍內,以負數補數表示 $\to X=129-256=-127$  Y=128,不在[-127,127]範圍內,以負數補數表示 $\to Y=128-256=-128$  SUM=1,在[-127,127]範圍內,為減超過-127的例子

#### 〈結論二〉

(-127)+(-128)=-255, 不在[-127,127]範圍內, 有溢出, 結果為正補數表示, -255+256=1。計算結果正確

### 二、voter

## (一) 輸入皆相同



#### 〈分析一〉

In 1=100 , In 2=100 , In 3=100 , In 4=100 , In 5=100 , Out=100

#### 〈結論一〉

全部輸入皆為100,輸出結果為100。計算結果正確


## 〈分析二〉

 $In_1=010$ ,  $In_2=010$ ,  $In_3=010$ ,  $In_4=010$ ,  $In_5=010$ , Out=010

#### 〈結論二〉

全部輸入皆為010,輸出結果為010。計算結果正確

## (二)、輸入四同一不同



### 〈分析一〉


 $In_1=001$  ,  $In_2=001$  ,  $In_3=000$  ,  $In_4=000$  ,  $In_5=010$  , Out=001

#### 〈結論一〉

有四個輸入為 001,數量佔多數,輸出結果為 001。計算結果正確 〈分析二〉

有四個輸入為100,數量佔多數,輸出結果為100。計算結果正確

## (三)、輸入三個相同




#### 〈分析一〉

有三個輸入為 100,數量佔多數,輸出結果為 100。計算結果正確 〈分析二〉

In\_1=100, In\_2=001, In\_3=001, In\_4=010, In\_5=001, Out=001
〈結論二〉

有三個輸入為001,數量佔多數,輸出結果為001。計算結果正確

## (四)、輸入兩組相同平手



### 〈分析一〉

In 1=010, In 2=100, In 3=100, In 4=001, In 5=010, Out=100

#### 〈結論一〉

輸入為 100 和 010 的數量相同,100 數值較大,輸出結果為 100。計算結果 正確

## 〈分析二〉

 $In\_1 = 001 \ , \ In\_2 = 001 \ , \ In\_3 = 010 \ , \ In\_4 = 010 \ , \ In\_5 = 100 \ , \ Out = 010$ 

### 〈結論二〉

輸入為 001 和 010 的數量相同,010 數值較大,輸出結果為 010。計算結果 正確

## 三、median

## (一)、輸入皆相同



#### 〈分析一〉

a0=00000001, a1=00000001, a2=00000001, Out=00000001

#### 〈結論一〉

輸入皆為 00000001,輸出結果為 00000001。計算結果正確

#### 〈分析二〉

a0=00010000, a1=00010000, a2=00010000, Out=00010000

#### 〈結論二〉

輸入皆為 00010000, 輸出結果為 00010000。計算結果正確


### 〈分析三〉

a0=10000000 , a1=10000000 , a2=10000000 , Out=10000000

#### 〈結論三〉

輸入皆為 10000000, 輸出結果為 10000000。計算結果正確

## (二)、輸入兩同一不同



#### 〈分析一〉

a0=01000000 , a1=01000000 , a2=00001000 , Out=01000000

#### 〈結論一〉

有兩個輸入為 01000000, 因此中位數為輸入數值相同者,輸出結果為 01000000。計算結果正確

#### 〈分析二〉

a0=00000010, a1=00010000, a2=00000010, Out=00000010

#### 〈結論二〉

有兩個輸入為 00000010, 因此中位數為輸入數值相同者, 輸出結果為 00000010。計算結果正確


### 〈分析三〉

a0=00000001, a1=00000001, a2=10000000, Out=00000001

#### 〈結論三〉

有兩個輸入為 00000001,因此中位數為輸入數值相同者,輸出結果為 00000001。計算結果正確

### (三)、輸入皆不同



#### 〈分析一〉

a0=01000000 , a1=00010000 , a2=00000100 , Out=00010000

#### 〈結論一〉

中位數為 00010000, 輸出結果為 00010000。計算結果正確

## 〈分析二〉

a0=00000100, a1=00000001, a2=00001000, Out=00000100

#### 〈結論二〉

中位數為 00000100, 輸出結果為 00000100。計算結果正確

### 〈分析三〉

a0=00010000, a1=00001000, a2=00100000, Out=00010000

#### 〈結論三〉

中位數為 00010000, 輸出結果為 00010000。計算結果正確

## **Delay effect**

產生 delay effect 的原因在於訊號抵達 output port 的 delay 時間不同所導致,也就是說在最長路徑的訊號計算完成抵達 output port 前,其餘不同路徑的訊號就會先抵達 output port,造成 output 的數值一直產生變動。

## 肆、問題討論與反思

在這次的邏輯合成實作中最大的困難大概就是要熟悉邏輯合成軟體的操作介 面以及流程,起初常常忘記打在 compile design 前後要打的指令,導致必須重新讀 檔,不過後來跑過一次流程把所有需要打的指令存成一個腳本檔後,整個邏輯合成 的過程就順暢了許多。另外由於前幾次作業需要自己在邏輯閘加上延遲,但卻不能 確切知道整個電路在合成過後實際上的延遲,所以在 testbench 設定的 cycle 都比較 大,結果合成後的電路再觀察波形時就難以觀察到 delay effect 的現象,因此必須重 新設定 testbench 的 cycle 來解決這個問題,不過邏輯合成軟體會自動忽略掉原先設 置的邏輯閘延遲,因此往後在做 testbench 模擬時,就可以參照電路最長路徑的延 遲時間來設定 testbench 就好,節省了需要在邏輯閘加上延遲的功夫。至於在電路 架構的部分,最讓我感到意外的就是 CLA 在邏輯合成後它的面積和延遲都比 RCA 還小,跟之前學到的面積較大,延遲較小的特性不一樣,或許是製程的關係導致, 不然在同樣設置及先前的邏輯電路架構下,CLA 的變化應該不會那麼大,這個新發 現讓我知道了原先的電路架構在經過邏輯合成的最佳化以及先進製程的加成下,其 電路的效能能夠有相當幅度的提升,不過要再有更進一步的提升,仍必須靠我們自 己去設計更好的架構和演算法才能達成,這也是將來自己必須去學習和突破的部分。