2010 年秋季学期数电期末试卷

本题得分

一、(8 分)填空和选择填空（每空 1 分）

注意行为规范

遵守考场纪律

1．函数式 $F(A,B,C,D)=A+\overline{D}+B\oplus C$ 写成最大项之积的形式为_____。

2．函数式 $F(A,B,C)=\sum m(3,5,6,7)$ 化成最简与或式为_____。

3．在下列门电路中，输出端不可以并联使用的是_____。

A．集电极开路门　　B．三态门

C．CMOS 传输门　　D．具有推挽式输出结构的 TTL 门电路

4．某 TTL 门电路的输入短路电流 I_S=1.4mA，高电平输入漏电流 I_R=0.02mA，最大灌电流 I_{OLMax}=15 mA，最大拉电流 I_{OHMax}=0.4mA，其扇出系数 N_o=_____。

5．电路如图 1 所示，G_1 为 TTL 三态门，G_2 为 TTL 与非门，C=1。若 B 端悬空，则万用表的读数近似为_____V；若 B 端改接至 0.3V，则万用表的读数近似为_____V。



图 1

主管领导审核签字

6．逐次逼近型 A/D 转换器属_____（直接型，间接型）A/D 转换器。

7．需要_____片 1K×4bit 的 RAM 存储器才能扩展成 4K×8bit 的存储器。

本题得分

二、（8 分）图 2 所示电路由同步十六进制计数器 74LS161、四位加法器 74LS283 和与非门组成，C_0 为来自低位的进位信号，回答下面问题：

1．74LS161 和与非门构成多少进制计数器？

2．按着 $Q_DQ_CQ_BQ_A$ 的顺序，74LS161 输出是什么编码？

3．若要求从 $S_4S_3S_2S_1$ 输出为 BCD8421 码，则 $B_4B_3B_2B_1$ 及 C_0 应如何连接？



图 2

本题得分

三、(6 分)由一片 8 位二进制加法计数器和一片 8 位 D/A 转换器构成的电路如图 3 所示。设 *CP* 的频率为 1kHz；计数器为异步清零方式；D/A 转换器的最大输出电压为 5.1V。回答下面问题：

1．计数器是多少进制计数器？

2．计算输出信号 *Y* 的最大输出电压值和周期。



图 3

本题得分

四、(6 分)用 ROM 实现 $Z = X^2Y$ 的计算，其中 X、Y 均为两位二进制数，Z 为多位二进制数，列出真值表，完成图 4 中阵列图的绘制。



图 4

本题得分

五、(4 分)用图 5 中的 74LS138 译码器作地址译码器，地址信号为 A_7~A_0，A_7 为最高位，要求 8 位地址为 C0H~C7H 时，译码器依次输出有效信号，则译码器的输入应如何连接？连接时可以使用必要的逻辑门，品种不限。



图 5

本题得分

六、（14 分）电路如图 6 所示，电容 C=0.0022μF。试求：

1．如果想使 555 定时器输出频率为 50kHz，占空比为 60%的矩形波，则电阻 R_A 和 R_B 的电阻值分别为多大？

2．说明 Q_1 对 CP 几分频？

3．初始时 $Q_1Q_0 = 00$，画出在 CP 作用下 Y_D、Y_C、Y_B、Y_A 的波形；根据波形，说明该电路的功能？



图 6(a)

图 6(b)

本题得分

七、（12 分）多功能组合逻辑电路如图 7 所示，*AB* 为控制输入，*CD* 为两位二进制数输入，Y_2Y_1 为输出。当 *AB*=00 时，对 *CD* 做加 1 运算；当 *AB*=01 时，对 *CD* 做减 1 运算；当 *AB*=10 时，对 *CD* 做加 0 运算；当 *AB*=11 时，为禁止状态。回答下面问题：

1．列真值表，分别写出 Y_1 和 Y_2 的逻辑表达式，并指出约束条件是什么？

2．试用两片 8 选 1 数据选择器 74LS151 和必要的非门实现该电路。

图 7



本题得分

八、（12 分）阅读程序，并回答下列问题。

1．根据下面一段 Verilog HDL 语言的描述，说明所描述电路的逻辑功能。

```
module digl(W,Y,z);
   input [3:0] W;
   output reg [1:0] Y;
   output reg z;

   always @(W)
```

```
    begin
    z=1;
    casex(W)
       4'b1xxx: Y=3;
       4'b01xx: Y=2;
       4'b001x: Y=1;
       4'b0001: Y=0;
       default: begin
                z=0;
                Y=2'bx;
                end
    endcase
    end
endmodule
```

2．根据下面一段 Verilog HDL 语言的描述，说明所描述电路的逻辑功能，并画出相应的逻辑电路图。

```
module dig2(q2,d,clk);
    input clk,d;
    output q2;
    reg q2,q1,q0;
    always @(posedge clk)
    begin
       q2<=q1;
       q1<=q0;
       q0<=d;
       end
endmodule
```

3．在题 2 电路的基础上，添加适当的逻辑门，设计一个序列脉冲发生器，使之在 *clk* 信号作用下，在 q_2 端循环地产生 01011100 这样一组 8 位序列脉冲，要求给出设计过程，并画出该序列脉冲发生器完整的逻辑电路图。

参考答案

一、(8 分)填空和选择填空（每空 1 分）

1．　$M_1 \cdot M_7$　　。

2．　　$BC+AC+CB$　　。

3．　D　　。

4．　10　　。

5．　1.4　；　0.3

6．　直接型

7．　8

二、（8 分）

解：

1．10 进制 （0011→1100）（3 分）

2．余三码 （2 分）

3．$B_4B_3B_2B_1$ 及 C_0 接 1101 和 0 或 1100 和 1（3 分）

三、(6 分)

解：

1．196 进制 （2 分）

2．$U_{\text{om}}=\dfrac{5.1\text{V}}{255}\times 195=3.9\text{V}$ （2 分）

$T=196\text{ms}$ （2 分）

四、(6 分)

解：

X_1	X_0	Y_1	Y_0	Z_4	Z_3	Z_2	Z_1	Z_0
0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0	0
0	0	1	0	0	0	0	0	0
0	0	1	1	0	0	0	0	0
0	1	0	0	0	0	0	0	0
0	1	0	1	0	0	0	0	1
0	1	1	0	0	0	0	1	0
0	1	1	1	0	0	0	1	1
1	0	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0	0
1	0	1	0	0	1	0	0	0
1	0	1	1	0	1	1	0	0
1	1	0	0	0	0	0	0	0
1	1	0	1	0	1	0	0	1
1	1	1	0	1	0	0	1	0
1	1	1	1	1	1	0	1	1

（3 分）



（3 分）

五、(4 分)

解：



（4 分）

六、（14 分）

解：

1．由 $0.7\left(R_{\mathrm{A}}+2R_{\mathrm{B}}\right)C=1\Big/\left(50\times10^{3}\right)$，$\dfrac{R_{\mathrm{A}}+R_{\mathrm{B}}}{R_{\mathrm{A}}+2R_{\mathrm{B}}}=0.6$ 得 $R_{\mathrm{A}}=2.6\mathrm{k}\Omega$，$R_{\mathrm{B}}=5.2\mathrm{k}\Omega$（4 分）

2．根据逻辑电路图，可知各函数表达式为 $Q_0^{n+1}=\overline{Q_0^n}$；$Q_1^{n+1}=Q_1^n\oplus Q_0^n$；画出波形（或列状态转换表）可知，$Q_1$ 对 *CP* 四分频。（4 分）

3．$Y_{\mathrm{A}}=\overline{Q}_1^n\overline{Q}_0^n$；$Y_{\mathrm{B}}=\overline{Q}_1^nQ_0^n$；$Y_{\mathrm{C}}=Q_1^n\overline{Q}_0^n$；$Y_{\mathrm{D}}=Q_1^nQ_0^n$。

在时钟 *CP* 作用下，电路输出波形为图 6(c)所示：（4 分）



图 6(c)

根据波形可知，该电路的功能为顺序脉冲发生器（或环形计数器、脉冲分配器、四进制计数器、序列脉冲发生器，任选其一)。（2 分）

七、（12 分）

1．真值表如下：$Y_1=\sum m\left(0,2,4,6,9,11\right)$，$Y_2=\sum m\left(1,2,4,7,10,11\right)$，约束条件为 $AB=0$。（6 分）

A	*B*	*C*	*D*	Y_2	Y_1
0	0	0	0	0	1
0	0	0	1	1	0
0	0	1	0	1	1
0	0	1	1	0	0
0	1	0	0	1	1

0	1	0	1	0	0
0	1	1	0	0	1
0	1	1	1	1	0
1	0	0	0	0	0
1	0	0	1	0	1
1	0	1	0	1	0
1	0	1	1	1	1
1	1	0	0	x	x
1	1	0	1	x	x
1	1	1	0	x	x
1	1	1	1	x	x

2． 以 ABC 作为选择变量，得 Y_1 的数据输入为：$D_0=D_1=D_2=D_3=\overline{D}$，$D_4=D_5=D$，$D_6=D_7=0$。$Y_2$ 的数据输入为：$D_0=D_3=D$，$D_1=D_2=\overline{D}$，$D_5=1$，$D_4=D_6=D_7=0$。（6 分）



八、（12 分）

解：

1.优先编码器（ 2 分）

2.移位寄存器　（ 2 分）

逻辑电路图为：（ 2 分）



3.状态转换表如下表所示。：

clk	q_2	q_1	q_0	d
0	0	1	0	1
1	1	0	1	1
2	0	1	1	1
3	1	1	1	0
4	1	1	0	0
5	1	0	0	0
6	0	0	0	1
7	0	0	1	0
8	0	1	0	1

以 d 作为输出，画出卡诺图得到：$d = q_2\overline{q}_1q_0 + \overline{q}_2q_1 + \overline{q}_2\overline{q}_0$



完整的逻辑电路图：



（6 分）

2011 年秋季学期数电期末试卷

本题得分

一、(10 分)填空和选择填空（每空 1 分）

注意行为规范

遵守考场纪律

1．根据反演规则，若 $Y=\overline{A\overline{B}+\overline{C}+D+C}$，则 $\overline{Y}=$_____ 。

2. 图 1 所示门电路均为 TTL 门，则电路输出 P_1=_____；P_2=_____。



图 1

3．由 TTL 门组成的电路如图 2 所示，已知它们的输入短路电流为 I_S＝1.6mA，高电平输入漏电流 I_R＝40μA。试问：当 A=B=1 时，G_1 的_____（拉，灌）电流为_____；A=0 时，G_1 的_____（拉，灌）电流为_____。



图 2

4．衡量 A/D 转换器性能的两个主要指标是_____和_____。

5．某 EPROM 有 8 条数据线，13 条地址线，则存储容量为_____kbit。

主管领导审核签字

本题得分

二、(6 分) $F(A,B,C,D)=\sum m(0,2,3,4,5,6,7,11,12)+\sum d(8,9,10,13,15)$，用两片 74LS138 和最少的门电路实现 F。（门电路的输入端最多不超过 4 个）



图 3

本题得分

三、(6 分) 已知图 4 中 AD7524 为 8 位 D/A 转换器，当 D_6=1，其它各位均为“0”时，U_O= −1V，时钟 CP 的频率为 10kHz。

1. 74LS90 构成几进制计数器；
2. 计算|U_O|的最大值及其频率；



图 4

本题得分

四、(8 分) 用 ROM 和两个 D 触发器设计能够进行加法计数和减法计数的二进制同步可逆计数器。当输入 X=0 时，进行加法计数；当 X=1 时，进行减法计数。输出 Y 为进位/借位信号。当计数器加法计数加到 11，进位信号输出正脉冲，当计数器减法计数减到 00，借位信号输出正脉冲。工作时序图如图 5 所示，假设 Q_2Q_1 初始状态为 00。

1）分别列出当 X=0 和 X=1 时可逆计数器的状态转换表。

2）求状态方程和输出方程。

3）在图 6 中完成电路设计。



图 5



图 6

本题得分

五、（14 分） 电路如图 7 所示，时钟脉冲 *CP* 的频率为 12kHz。

(1) 画出 74LS161 构成电路的完整状态转换图；

(2) 分析由触发器 FF_1、FF_2 构成的计数器，画出完整的状态转换图、说明为几进制计数器；

(3) 指出 Q_d、Q_2 的频率和占空比。

(4)*CP* 频率不变，使 Q_d 的频率降为现在的 $\frac{1}{2}$，应如何改变 74LS161 的接线？(不允许增加器件。)



图 7

本题得分

六、（10 分）由 555 定时器构成的电路如图 8 所示，设输出高电平为 5V，输出低电平为 0V；VD 为理想二极管。试问：

1．当开关 S 断开时，两个 555 定时器各构成什么电路?计算输出信号 u_{o1}、u_{o2} 的频率 $f1$ 和 $f2$。

2．当开关 S 闭合时，定性画出 u_{o1}、u_{o2} 的波形。

3．电容 C_2 和 C_5 的作用分别是什么？



图 8

本题得分

七、（10 分）图 9（a）中，$P_1 = \overline{A}D + C\overline{D}$，$P_2 = \overline{A\overline{B}} + BC$，

1．写出 P 的逻辑函数表达式。

2．在图 9（b）中可外接必要的非门实现图 8（a）所示电路（输入 A、B、C、D，输出 P）。



图 9（a）



图 9（b）

本题得分

八、（6 分）根据下面二段 Verilog HDL 语言的描述，说明所描述电路的逻辑功能。

```
module Mux21 (a,b,s,y);                  //----------------1
      input a,b;
      input s;
      output y;
      assign y = (s==0)? a : b;          //----------------2
endmodule                                //----------------3
```

```
 module johnson(clk,clr,out);
 input clk,clr;
 output[3:0] out;
 reg[3:0] out;
 always @(posedge clk or negedge clr)
 begin
if (!clr) out<= 4'h0;
else
 begin
   out<=(out>> 1);                 //----------------------------------1
   out[3]<= ~out[0];
 end
end
endmodule
```

参考答案

一、(10 分)

1．$(\overline{A\overline{B}+C}+D)\times\overline{C}$

2. $\overline{AB}\square\overline{BC}(\overline{AB+BC})$ 、 $\overline{A}C+\overline{C}(\overline{A}+\overline{C})$

3． 灌、3.2mA、拉、160μA

4． 6

5． 64

二、（6 分）

解：

F	CD 00	01	11	10
AB 00	1		1	1
01	1	1	1	1
11	1	x	x	
10	x	x	1	x

$$F=\overline{m_1+m_{14}}=\overline{m}_1\overline{m}_{14}$$



三、(6 分)

解： 1． 5 进制；

2． $|U_{\mathbf{O}}|_{\max}=-4V$； $f_{U_O}=\frac{1}{5}f_{CP}=2\mathbf{KHz}$

四、（6 分）

解：test1： 2 选 1 数据选择器；

test2：扭环型计数器。

五、(14 分)

解：1. 74LS161 构成 6 进制计数器，电路的状态转换表为：

CP	*D*	*C*	*B*	*A*
0	0	0	0	0
1	0	1	1	0
2	0	1	1	1
3	1	0	0	0
4	1	1	1	0
5	1	1	1	1
6	0	0	0	0

完整的状态转换图如图为：



2.驱动方程：$J_1 = Q_1^n + \overline{Q_2^n}$ $K_1 = 1$

$J_2 = K_2 = \overline{Q_1^n}$

状态方程：$Q_1^{n+1} = \overline{Q_2^n} Q_1^n$

$Q_2^{n+1} = Q_1^n \square Q_2^n$

状态转换表： 状态转换图：

CP	Q_2	Q_1
0	0	0
1	1	1
2	1	0
3	0	0
0	0	1
1	0	0



3． $f_{Q_d} = 2\mathbf{KHz}$ $D = 50\%$

$f_{Q_2} = \frac{2}{3}\mathbf{KHz}$ $D = 66.7\%$

4．欲使Q_d的频率降为现在的$\frac{1}{2}$，应使 74LS161 变为十二进制计数器。改变 74LS161 的连线，如图所示：



十二进制计数器的状态转换表如表所示：

CP	*D*	*C*	*B*	*A*
0	0	0	0	0
1	0	0	1	0
2	0	0	1	1
3	0	1	0	0
4	0	1	1	0
5	0	1	1	1
6	1	0	0	0
7	1	0	1	0
8	1	0	1	1
9	1	1	0	0
10	1	1	1	0
11	1	1	1	1
12	0	0	0	0

六、（10 分）

解：

1．多谐振荡器。

$$T_1 = 0.7(R_{A1} + 2R_{B1})C_1 = 0.7(33 + 2 \times 27) \times 10^3 \times 1 \times 10^{-6} = 60.9ms$$

$$f_1 = \frac{1}{T_1} = 16.42\mathbf{Hz}$$

$$T_2 = 0.7(R_{A2} + 2R_{B2})C_2 = 0.7(3.3 + 2 \times 2.7) \times 10^3 \times 0.1 \times 10^{-6} = 0.609ms$$

$$f_2 = \frac{1}{T_2} = 1.642\mathbf{KHz}$$

2．当开关 S 闭合时，振荡器 2 的工作状态受控于振荡器 1 的输出。u_{o1} 为高电平，ＶＤ截止，振荡器 2 工作，u_{o1} 为低电平，ＶＤ导通，振荡器 2 停振，u_{o2} 输出高电平。



3 电容 C_2 的作用是定时，C_5 的作用是滤波，滤除高频干扰。

七、（10 分）

解：

$P = P_1 \oplus P_2$

CD \ AB	00	01	11	10
00		1	1	1
01		1	1	1
11				1
10				1

P_1

CD \ AB	00	01	11	10
00	1	1	1	1
01			1	1
11			1	1
10				

P_2

CD \ AB	00	01	11	10
00	1			
01		1		
11			1	
10				1

$P_1 \oplus P_2$

$P_1 = \overline{A}D + C\overline{D}$

$P_2 = \overline{A}\overline{B} + BC$

$P = P_1 \oplus P_2 = \overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}B\overline{C}D + ABCD + A\overline{B}C\overline{D}$



八、(8 分)

解：1

X	Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	Y
0	**0**	**0**	**0**	**1**	**0**
0	**0**	**1**	**1**	**0**	**0**
0	**1**	**0**	**1**	**1**	**0**
0	**1**	**1**	**0**	**0**	**1**
1	**0**	**0**	**1**	**1**	**1**
1	**0**	**1**	**0**	**0**	**0**
1	**1**	**0**	**0**	**1**	**0**
1	**1**	**1**	**1**	**0**	**0**

2 $Q_1^{n+1} = \overline{Q_1^n}$

$Q_2^{n+1} = \bar{X}\bar{Q}_2^n Q_1^n + \bar{X}Q_2^n\bar{Q}_1^n + X\bar{Q}_2^n\bar{Q}_1^n + XQ_2^nQ_1^n$

$D_1 = \overline{Q_1^n}$

$D_2 = \bar{X}\bar{Q}_2^n Q_1^n + \bar{X}Q_2^n\bar{Q}_1^n + X\bar{Q}_2^n\bar{Q}_1^n + XQ_2^nQ_1^n$

$Y = \bar{X}Q_2^nQ_1^n + X\bar{Q}_2^n\bar{Q}_1^n$

3



2012 数电期末题及答案

一、**(12 分)**填空和选择（每空 1 分）

（1）进制为一千的计数器至少应使用_____个触发器实现。

（2）集电极开路门使用时应注意在输出端接_____。

（3）32 选 1 数据选择器有_____个选择变量。

（4）函数式 $Y= AB+\overline{BCD}$，写出其对偶式 Y'=_____。

（5）相同供电电源的 CMOS 门电路与 TTL 门电路相比，_____门的噪声容限更大；_____门的静态功耗更低。

（6）模数转换时，要求能分辨 ADC 输入满量程 0.1%的变化，则至少需要使用_____位的 ADC。若信号频率为 20kHz，则要求该 ADC 采样频率至少为_____kHz。

（7）由与非门构成的基本 RS 触发器，其约束条件是_____。

（8）下列器件的信号一定不能和其他输出信号接在一起的是_____。

（a）RAM 的数据信号；
（b）ROM 的数据信号；
（c）74LS138 的输出信号。

（9）下列说法正确的是_____。

（a）输入悬空时，TTL 门电路的输入端相当于接低电平；
（b）输入悬空时，CMOS 门电路的输入端相当于接低电平；
（c）输入悬空时，CMOS 门电路的输入端相当于接高电平；
（d）实际应用中，门电路的输入端应尽量避免悬空。

（10）用万用表测量一个标准 TTL 门电路的输出信号，发现其值为 1.5V，可能的情况有（多选）：_____。

（a）输出端处于高阻态；
（b）两输出信号短接；
（c）输出为脉冲信号；
（d）驱动门过载。

一、

（1）10；（2）上拉电阻；（3）5；（$\mathrm{A}+B)\overline{\mathrm{B}+\mathrm{C}+\mathrm{D}}$；（5）CMOS，CMOS；（6）10 位，40kHz；（7）R+S=1；（8）c；（9）d；（10）bcd。

二、**(8 分)**简答题。

（1）画出函数 F_1 和 F_2 的卡诺图，并求出 F_1 和 $\overline{F_2}$ 的最简与或式。

F_1（*A,B,C,D*）= $\overline{A}\ \overline{B}D+\overline{A}B+A\overline{B}+ABC$

F_2（*A,B,C,D*）= $\sum m(0,1,2,7,11,14,15)+\sum d(8,9,10)$

（2）图 2 中门电路 G_1 和 G_2 为 TTL 门电路，并假设传输门导通电阻可忽略，分别填写 C_1 和 C_2 不同电平下电压表 V_1 和 V_2 电压值（TTL 门电路输出高电平 3.6V，输出低电平 0.3V）：

C_1 为高电平，C_2 为低电平时，V_1 = _____V，　V_2 = _____V；
C_1 为低电平，C_2 为高电平时，V_1 = _____V，　V_2 = _____V。



图 2

二、

（1）F1 = $\overline{A}B+A\overline{B}+\overline{A}\overline{D}\left(或\overline{B}\overline{D}\right)+AC\left(或BC\right)$　　$\overline{F_2}=\overline{A}\overline{B}CD+\overline{A}B\overline{D}+B\overline{C}$

AB\CD	00	01	11	10
00		1	1	
01	1	1	1	1
11			1	1
10	1	1	1	1

AB\CD	00	01	11	10
00	1	1	0	1
01	0	0	1	0
11	0	0	1	1
10	X	X	1	X

（2）

C_1 为高电平，C_2 为低电平时，V_1 = ____1.4_____V，　V_2 = _____1.4_____V；
C_1 为低电平，C_2 为高电平时，V_1 = ____3.6_____V，　V_2 = _____1.4_____V。

三、(8 分) 设计一个故障显示电路。要求为：
当只有电机 A 发生故障时，故障指示灯 F 以 4Hz 的频率闪烁；当只有电机 B 发生故障时，故障指示灯 F 以 2Hz 的频率闪烁；当电机 A、B 同时发生故障时，故障指示灯 F 常亮；当电机 A、B 均无故障时，故障指示灯 F 灭。

已知时钟信号为 8Hz；用变量 *A*、*B* 表示电机状态，“1”表示电机发生故障；用变量 *F* 表示指示灯状态，“1”表示灯亮。试求：

（1）在图 3 中利用 8Hz 时钟和 2 个 D 触发器得到 4Hz 和 2Hz 的时钟信号；

（2）继续在图 3 中将上述故障显示电路设计实现。





图 3

三、



四、（8 分）简答题

（1）要实现异步清零的 12 进制计数器，更正下列 verilog 程序的错误。

```
module Cnt0 ( clk, rst, Q );
        input clk, rst;
        output [2:0] Q;
        reg [2:0] Q;

        always@( posedge clk)
          begin
            if ( !rst )
                Q = 0;
            else
                Q = Q + 1'b1;
            if ( Q >= 12 )
                Q = 0;
          end
        endmodule
```

（2）根据下列程序画出完整的状态转换图（要求按照 Q[2]、Q[1]、Q[0]的顺序表示输出状态）

```
        module Cnt1 (clk, rst, Q);
        input clk, rst;
        output [2:0] Q;
        reg [2:0] Q;
        always@( posedge clk )
            if( !rst )
                Q <= 3'b000;
            else
                begin
                  Q[0] <= ~Q[0];
                  Q[1] <= Q[0]^Q[1];
                  Q[2] <= Q[0]^Q[1];
                end
        endmodule
```

四、

（1）

1) 增加异步清零功能，改成 always@(posedge clk or negedge rst)

2) Q 改成

output [3:0] Q;

reg [3:0] Q;

（2）



五、(8 分) 由 16 进制同步加法计数器 74LS161 和存储器构成的电路如图 5 所示。

（1）将 D_0、D_3 用 A_3、A_2、A_1、A_0 的最小项表示（按 $A_3A_2A_1A_0$ 的顺序确定最小项编号）；

（2）画出 Q_D、Q_C、Q_B、Q_A 完整的状态转换图；

（3）在正常计数循环内，D_1、D_2 平时输出低电平，当计数器输出为最小值时，D_1 输出高电平；当计数达到最大值时，D_2 输出高电平，为实现该功能，请直接在图上画出 D_1、D_2 的阵列。



图 5

五、

D0 = $\sum$(m0,*m*1,*m*2,*m*3,m4,m5,m6,m7,m8,m9,m10,m11,m12,m14) = $\overline{\sum(m13,m15)}$

D3 = $\sum$(m0,*m*3,m4,m5,m6,m7,m8,m9,m10,m11,m12,m13,m14,m15) = $\overline{\sum(m1,m2)}$

状态转换图：　　D1 和 D2 阵列如图：





六、（8 分）由 2-8 分频异步加法计数器 74LS93 和 555 定时器构成电路如图 6(a)所示：

（1）写出虚线框内电路的名称；

（2）*CP* 时钟信号频率为 20kHz，假设计数器初态为 0，在图 6(b)中画出 u_I、u_O 的波形。



图 6(a)



图 6(b)

六、单稳触发器

tw=1.1RC=0.22ms



七、（10 分）由触发器、74LS138 及 DAC 芯片构成的电路如图 7 所示。

（1）写出图 7(a)中各触发器的状态方程；

（2）按 $Q_2Q_1Q_0$ 的顺序画出完整的状态转换图，指出其计数进制和计数方向；

（3）在图 7(b)中，已知当 DAC 的输入只有最低有效位为 1 时，输出模拟电压为 10mV，试画出计数器一个计数循环内 D/A 转换器的输出电压波形，必须标注电压值。



图 7(a)



图 7(b)



七、$Q_0^{n+1}=\overline{Q_0^n}$

$Q_1^{n+1}=Q_0^n \cdot Q_1^n$





$$Q_2^{n+1}=\overline{Q_0^n Q_1^n}\cdot\overline{Q_2^n}+Q_1^n Q_2^n=\overline{Q_0^n}\cdot\overline{Q_2^n}+Q_1^n\cdot Q_2^n$$

四进制减计数。

DAC 输出最大值为 255*10mV=2.55V

Q=0 时，uo=2.55-0.01 =2.54V

Q=7 时，uo=2.55-1.28 = 1.27V

Q=6 时，uo=2.55-0.64 = 1.91V

Q=5 时，uo=2.55-0.32 = 2.23V



八、（8 分）某移位寄存器型计数器如图 8(a)所示。已知该计数器的计数循环中并不包含所有的 8 个输出状态，如果上电后计数器的初始状态位于计数循环之外，该计数器能够实现自启动。该计数器在某 3 次不同的上电启动过程（用 A、B、C 标记）的初始阶段，恰好观测到 Q_2 输出如下序列：

A） 0 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 0 0 1 1 ……

B） 0 1 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 0 0 1 ……

C） 1 0 1 1 1 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 0 0 1 1 1 ……

（1）请指出该计数器的进制数是多少；

（2）在表 A、B、C 中将上述三次上电启动过程最初 10 个周期的计数器状态转换表补充完整；

（3）画出计数器输出 $Q_2Q_1Q_0$ 的完整状态转换图；

（4）在图 8(b)所示的电路的基础上，用必要的逻辑门实现图 8(a)中的反馈逻辑电路，使计数器实现上述功能。（注意不能改变其移位寄存器型计数器的属性，即不能改动图 8(b)中的已有连接）



图 8(a)

表 A 过程 A 状态转换表

态序	Q_0	Q_1	Q_2
0			0
1			0
2			0
3			1
4			1
5			1
6			0
7			0
8			1
9			1

表 B 过程 B 状态转换表

态序	Q_0	Q_1	Q_2
0			0
1			1
2			0
3			0
4			1
5			1
6			1
7			0
8			0
9			1

表C过程C状态转换表

态序	Q_0	Q_1	Q_2
0			1
1			0
2			1
3			1
4			1
5			0
6			0
7			1
8			1
9			1



图 8(b)

八、

表 A 过程 A 状态转换表

态序	Q_0	Q_1	Q_2
0	*0*	*0*	0
1	*1*	*0*	0
2	*1*	*1*	0
3	*1*	*1*	1
4	*0*	*1*	1
5	*0*	*0*	1
6	*1*	*0*	0
7	*1*	*1*	0
8	*1*	*1*	1
9	*0*	*1*	1

表 B 过程 B 状态转换表

态序	Q_0	Q_1	Q_2
0	*0*	*1*	0
1	*0*	*0*	1
2	*1*	*0*	0
3	*1*	*1*	0
4	*1*	*1*	1
5	*0*	*1*	1
6	*0*	*0*	1
7	*1*	*0*	0
8	*1*	*1*	0
9	*1*	*1*	1

表C过程C状态转换表

态序	Q_0	Q_1	Q_2
0	*1*	*0*	1
1	*1*	*1*	0
2	*1*	*1*	1
3	*0*	*1*	1
4	*0*	*0*	1
5	*1*	*0*	0
6	*1*	*1*	0
7	*1*	*1*	1
8	*0*	*1*	1
9	*0*	*0*	1

$Q_0\backslash Q_1Q_2$	00	01	11	10
0	1	1	0	0
1	1	1	0	1

$d=Q_0\overline{Q_2}+\overline{Q_1}$

哈工大 **2013** 年 秋 季学期

数字电子技术基础试题（A）

班号	
学号	
姓名	

题号	一	二	三	四	五	六	七	八	总分
分数									

得分

一、选择与填空（共 8 分）

1．函数表达式 $Y=\overline{A\overline{B}+\overline{C}+D}+C$，则其对偶式为（不必化简）：

Y'=_____。

2．图 1-2 为 CMOS 工艺数字逻辑电路，写出 F 的表达式：F=_____。



图 1-2



图 1-3

3．图 1-3 为 4 位_____（逐次逼近型、双积分型、流水线型）A/D 转换器的转换示意图，转换结果为_____。

4．对于一个 8 位 D/A 转换器，若最小输出电压增量为 0.01V，当输入代码为 01001101 时，输出电压 u_o=_____V，分辨率=_____。

5．已知时钟脉冲频率为 f_{cp}，欲得到频率为 $0.25f_{cp}$ 的矩形波，哪种电路一定无法实现该功能（　　）

A．四进制计数器；　　B．四位二进制计数器；

C．单稳态触发器；　　D．施密特触发器。

6．某 EPROM 有 8 条数据线，10 条地址线，其存储容量为 _____ 字节。

一、（8 分）每空 1 分

1. $\overline{(A+\overline{B})CDC}$；　　2. $\overline{X}A+XB$ 或 $\overline{\overline{A\overline{X}}\,\overline{BX}}$；　　3. 逐次逼近型，0101；

4. 0.77V，$\frac{1}{2^8-1}$ 或 0.0039；　　5. D；　　6. 2^{10}

得分

二、回答下列问题（共 10 分）

1．电路如图 2-1 所示。$V_{CC}=5\text{V}$，R 取值合适，写出 F 的表达式（不必化简）。



图 2-1

解：　$F=\overline{ABS_3}\cdot\overline{\overline{A}BS_2}\cdot\overline{A\overline{B}S_1}\cdot\overline{\overline{A}\overline{B}S_0}$ ——————————————————3 分

2．卡诺图化简：$P(A,B,C,D)=\sum m(0,1,2,3,5,8)$，约束条件为：$ABD+BCD+A\overline{B}C=0$

解：



——————————2 分

$P=\overline{A}D+\overline{B}\overline{D}$ ——————————————————1 分

3．在图 2-3 中，用一片 74LS160 和一片 74LS161，配合必要的逻辑门电路，构成 128 进制计数器。要求：使用置数方式，且 74LS160 为低位芯片，74LS161 为高位芯片。



图 2-3

解：



——4 分

得分

三、(10 分)一个保险箱有 3 个按键，当 3 个键都不按下时，保险箱关闭，不报警；当只有一个按键按下时，保险箱仍关闭，但报警；当有 2 个按键按下时，保险箱打开，不报警；当三个按键同时按下时，保险箱打开，但要报警。

试设计此逻辑电路。

要求：输入变量为 *A*、*B*、*C*，按键按下取值为“1”，否则取值为“0”。输出变量分别为保险箱开锁信号 *X* 和报警信号 *Y*，保险箱打开时 *X*=1，关闭时 *X*=0；报警时 *Y*=1，不报警时 *Y*=0。

1．列写真值表，并用输入变量 *A*, *B*, *C* 最小项和的形式分别表示输出 *X* 和 *Y*（按照 *ABC* 的顺序确定最小项下标）；

2．在图 3(a)中，用最小项译码器 74LS138 和与门实现该逻辑电路；

3．在图 3(b)中，用双 4 选 1 数据选择器 74LS153 和非门实现该逻辑电路（要求变量 *A*, *B* 接入选择变量输入端）。



图 3(a)



图 3(b)

三、（10 分）

1.

真值表————————————2 分

A	*B*	*C*	*X*	*Y*
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

$X(A,B,C)=\sum m(3,5,6,7)$ ————————1 分

$Y(A,B,C)=\sum m(1,2,4,7)$ ————————1 分

2.————————————————————————3 分

$$X(A,B,C)=\overline{m}_0\overline{m}_1\overline{m}_2\overline{m}_4$$

$$Y(A,B,C)=\overline{m}_0\overline{m}_3\overline{m}_5\overline{m}_6$$



3. ————————————————————————————3 分

$$X(A,B,C)=\sum m(3,5,6,7)=\overline{A}BC+A\overline{B}C+AB\overline{C}+ABC$$

$$Y(A,B,C)=\sum m(1,2,4,7)=\overline{A}\,\overline{B}C+\overline{A}B\overline{C}+A\overline{B}\,\overline{C}+ABC$$



得分

四、(8 分)电路如图 4 所示，设电路均为 TTL 工艺，74LS85 为四位数码比较器。其中 A_4 和 B_4 为高位；当$[A_4A_3A_2A_1]=[B_4B_3B_2B_1]$时，$Y_{A=B}=1$，否则 $Y_{A=B}=0$。

1．说明虚线框中电路作为独立电路模块时的功能；

2．若希望以$[Q_4Q_3Q_2Q_1]$作为输出，电路构成七进制计数器，则$[I_4\,I_3\,I_2\,I_1]$应取多少？并画出完整的状态转换图，判断电路能否自启动。



图 4

四、（8 分）

1. 十六进制异步减法计数器————————————2 分

2. 若 $I_4I_3I_2I_1$ =1001————————————————2 分

则当 $A_4A_3A_2A_1$ 为 1001 时，$Y_{A=B}=1$，$\overline{R}_d=0$，计数器异步清零。状态 1001 不能稳定存在，不是有效状态。故该电路有 7 个有效状态，为七进制减法计数器。其状态转换图为



————————3

该电路可以自启动。————————————————————1

得分

五、由中规模 16 进制加法计数器 74LS163 和 2/8 分频异步计数器 74LS93 构成的电路如图 5 所示。(10 分)

1．给出虚线框内电路中 74LS163 的输出[Q_d Q_c Q_b Q_a]的完整状态转换表和完整状态转换图，并说明构成几进制计数器；

2．用 D 触发器和必要的门电路实现虚框内的电路功能，给出最简与或形式的驱动方程即可，不必画出电路图；

3．若图中时钟 *CP* 的频率为 1792Hz，计算 74LS163 的输出 Q_d 的频率和占空比；

4．分别计算图中 74LS93 的输出 Q_D 和 Q_A 的频率。



图 5

五、（10 分）

1. ————————————————————————————3 分

状态转换表

CP	Q_d	Q_c	Q_b	Q_a
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	1	0	0
4	0	1	0	1
5	0	1	1	0
6	0	1	1	1
7	1	0	0	0
8	1	0	0	1
9	1	0	1	0
10	1	1	0	0
11	1	1	0	1
12	1	1	1	0
13	1	1	1	1
14	0	0	0	0



14 进制计数器。

2. ————————————————————————3 分

$Q_1^nQ_0^n$ / $Q_3^nQ_2^n$	00	01	11	10
00	0001	0010	0000	0100
01	0101	0110	1000	0111
11	1101	1110	0000	1111
10	1001	1010	0000	1100

状态方程：

$$Q_3^{n+1}=Q_3^n\overline{Q_1^n}+Q_3^n\overline{Q_0^n}+\overline{Q_3^n}Q_2^nQ_1^nQ_0^n$$

$$Q_2^{n+1}=Q_2^n\overline{Q_1^n}+Q_1^n\overline{Q_0^n}$$

$$Q_1^{n+1}=\overline{Q_1^n}Q_0^n+Q_2^nQ_1^n\overline{Q_0^n}$$

$$Q_0^{n+1}=\overline{Q_2^n}\overline{Q_1^n}+Q_2^n\overline{Q_0^n}$$

驱动方程：

$$D_3=Q_3^n\overline{Q_1^n}+Q_3^n\overline{Q_0^n}+\overline{Q_3^n}Q_2^nQ_1^nQ_0^n$$

$$D_2=Q_2^n\overline{Q_1^n}+Q_1^n\overline{Q_0^n}$$

$$D_1=\overline{Q_1^n}Q_0^n+Q_2^nQ_1^n\overline{Q_0^n}$$

$$D_0=\overline{Q_2^n}\overline{Q_1^n}+Q_2^n\overline{Q_0^n}$$

3.————————————————————————2 分

$f_{Q_d}=128\text{Hz}$，　　占空比 D=50%。

4. ————————————————————————2 分

$f_{Q_D}=16\text{Hz}$；　$f_{Q_A}=8\text{Hz}$。

得分

六、(10 分) 由 2/5 分频异步计数器 74LS90 和存储器构成的电路如图 6(a)所示。

1．画出[$Q_DQ_CQ_BQ_A$]的状态转换图（画出正常计数循环内的状态即可）；

2．设初始时刻[$Q_DQ_CQ_B$,Q_A]=[0 0 0 0]，给定时钟 CP，D_3、D_2、D_1、D_0 的波形如图 6(b)所示。请用 A_3、A_2、A_1、A_0 的与或标准型分别表示 D_3、D_2、D_1、D_0（按 $A_3A_2A_1A_0$ 的顺序确定最小项编号），并在图 6(a)中画出 ROM 阵列中的存储内容。

3．图 6(a)中检测电路的输入如图 6(b)所示，D_3 与 D_2，D_1 与 D_0 分别为两组方波信号，试设计该检测电路，要求当 X 接 D_0、Y 接 D_1 时，Z 稳定后输出为 1；当 X 接 D_2，Y 接 D_3 时，Z 稳定后输出为 0。



图 6(a)



图 6(b)

六、（10 分）

1．————————————————————2 分



2. ————————————————————6 分

$D_3 = \sum m(2,4,6,8)$　　$D_2 = \sum m(1,4,6,8)$

$D_1 = \sum m(3,4,5,6)$　　$D_0 = \sum m(1,2,3,4)$



3 ————————————————————2 分



还有 X、Y 颠倒，下降沿触发也对

得分

七、**（共 6 分）**

1．请在图 7-1 中将下列 Verilog 程序描述的逻辑电路图补充完整。（3 分）

```
module circuit1(clk, Dsr, Q, Qsr);
input clk, Dsr;
output Qsr;
output[4:1] Q;
reg [4:1] Q;
reg Qsr;
always @(posedge clk)
   begin
      Q[1]<=Dsr;
      Q<=Q<<1;
      Qsr<= Q[4];
   end
endmodule
```



图 7-1

2．根据下面的 Verilog 语言描述的电路功能，在图 7-2 中画出 *Q* 的波形（设起始时刻 *Q* 为高电平）。（3 分）

```
module circuit2(Q, clk, rst);
   input    rst, clk;
   output    Q;
   reg    Q;
   always @(negdge clk)
      begin
         if(rst)
            Q<=0;
         else
            Q<=~Q;
      end
endmodule
```



图 7-2

七、（6 分）

1. ————————————————————3 分



2. ————————————————————3 分



得分

八、图 8 所示是一个时钟发生电路。设触发器的初始状态 Q=**0**，二极管为理想二极管。

1．分析该电路中虚线框内为何种电路；

2．画出图中 u_1、u_2 及 u_3 的波形；

3．计算 u_1、u_2 及 u_3 的时钟频率。（8 分）



图 8

八、

1．555 构成多谐振荡器；————————————————2 分

2．————————————————————3 分



3．————————————————————3 分

u_1 频率为 50kHz；u_2 及 u_3 的频率为 25kHz。

主管领导审核签字

哈尔滨工业大学 2014 学年 秋 季学期

数字电子技术基础 试 题

题号	一	二	三	四	五	六	七	八	总分
得分									
阅卷人									

密 封 线

姓名 学号 院系

得分

一、填空与选择 (17 分)

1. 根据对偶规则，若 $F = A + \overline{B + C\overline{D}} + \overline{AD} \cdot \overline{B} \cdot \overline{C}$，则 $F' =$ _____。

2. 判断下述说法是否正确，正确者在其后( )内打√，反之打×。

a. 全部最大项之积恒等于“0”。( )

b. 基本 RS 触发器可以构成移位寄存器。( )

c. 已知 $A \oplus B = \overline{A \square B}$，因而 $A \oplus B \oplus C = \overline{A \square B \square C}$。( )

3. 在下列门电路中，_____能实现“线与”逻辑功能；_____能用于总线结构的数据传输；_____能实现模拟信号的双向传输。

A. 异或门； B. OC 门； C. 三态门； D. 传输门。

4. 已知某组合逻辑电路的工作波形如图 1-1 所示，A、B 是输入信号，F 是输出信号，则由波形可知 F 的逻辑表达式为_____。



图 1-1



图 1-2

5. 图 1-2 所示电路的逻辑功能为异步_____进制_____法计数器。

6. 图 1-3 所示电路为_____型计数器，具有_____个有效状态。



图 1-3

7. 已知函数 $Y = \overline{A}C + A\overline{B}$，可能存在_____态冒险。

8. 由 TTL 门组成的电路如图 1-4 所示，设逻辑门的输出 U_{OH}=3.6V，U_{OL}=0.3V，电压表内阻为 20kΩ/V。当输入 ABC = 001，用万用表测出 U_1=_____，U_2=_____；当输入 ABC = 100，测得 U_1=_____，U_2=_____。



图 1-4

得分

二、简答题：(8 分)

1. 电路如图 2-1(a)所示，设各触发器的初态为“0”。已知电路的输入波形如图 2-1(b)所示，试画出 Q_1、Q_2 端的波形。



(a)



(b)

图 2-1

2. 已知某时序逻辑电路的状态转换如图 2-2(a)所示，设以 Q_3 为最高位，Q_1 为最低位。将 $Q_3Q_2Q_1$ 连接到如图 2-2(b)所示的 ROM 的地址输入端，请在 ROM 矩阵中实现特定的逻辑电路，使得电路输出 $\overline{Y_0}$ ~ $\overline{Y_7}$ 上获得顺序脉冲（在 $\overline{Y_0}$ ~ $\overline{Y_7}$ 上依次产生一个低电平脉冲信号，每个低电平信号占一个时钟周期）。



(a)



(b)

图 2-2

姓名 学号 院系

密 封 线

得分

三、已知电路如图 3 所示。试求：(7 分)

1. 指出虚线框内为何种逻辑电路的图形符号？
2. 写出虚线框内输出 S_0 和 C_0 的逻辑函数表达式；
3. 写出在 G_1G_0 的不同取值情况下，电路的输出 F=?



图 3

得分

四、请利用如图 4 所示的集成异步计数器 74LS90 构成具有可靠清零功能的 41 进制计数器，允许添加适当的门电路。(6 分)



图 4

得分

五、用下降沿触发的 JK 触发器和门电路实现图 5(a)所示的状态转换图，X 为输入信号，Z 为电路的输出信号。试求：(10 分)

1. 说明当 X=1 时电路的逻辑功能；
2. 请画出该电路的次态卡诺图和输出函数 Z 的卡诺图；
3. 写出电路的驱动方程和输出方程，并在图 5(b)中画出电路图。



图 5(a)



图 5(b)

密 封 线

姓名 学号 院系

得分

六、 某 AD 转换电路如图 6 所示，已知时钟脉冲 CP 的频率为 100kHz，C = 1μF，$-V_{REF}$ = −5V 。请分析电路的工作原理，回答下列问题。(6 分)

1. 写出电路的数字量输出 D 与 u_I 的关系表达式。

2. 若已知计数器 n 为 8 位，R_1 = 20kΩ，R_2 = 10kΩ。当输入 u_I = 2.5V 时，则完成转换后输出的数字量 D 是多少？完成转换所需要的时间是多少？

3. 如果被转换的输入信号的最大值是 10V，且电路能够完成正确的 AD 转换，那么要求 R_1 与 R_2 满足何种关系。



图 6

姓名 学号 院系 密 封 线

得分

七、由 555 定时器构成的电路如图 7(a)所示，设输出高电平为 5V，输出低电平为 0V。试问：(10 分)

1．写出虚线框 I 内 555 定时器所构成电路的功能；

2．分析虚线框 II 内电路构成几进制计数器，并画出其完整状态转换图(要求以 Q_d 为高位)；

3．计算 Q_a 和 Q_b 的频率；

4．设电路输出 u_{o2} 的初始状态为 0，请在图 7(b)中画出 Q_a、Q_b 和 u_{o2} 的波形。



图 7(a)



图 7(b)

得分

八、根据下面 Verilog HDL 语言的描述，回答下列问题：(6 分)

1. 题 8-1 中硬件描述语言实现的电路逻辑功能是什么？该电路能否自启动，如果不能，请修改(a)，(b)，(c)，(d)中的某一条语句，使其能够自启动。

```
module Test1(Clk, Dataout);
input    Clk ;
output[3:0]    Dataout ;
wire[3:0]    Dataout ;
reg    Q1,Q2,Q3,Q4 ;
assign Dataout = {Q4,Q3,Q2,Q1};
always @(posedge Clk)
begin
                Q2 <= Q3;      //------------ (a)
                Q3 <= Q4;      //------------ (b)
                Q1 <= Q2;      //------------ (c)
                Q4 <= ~Q1;     //------------ (d)
end
endmodule
```

题 8-1

Verilog HDL 中位运算操作符

与：&

或：|

非：~

姓名 学号 院系 密 封 线

2. 题 8-2 中硬件描述语言实现的电路逻辑功能是什么？可选答案为：

(a) 双稳态触发器； (b) 可重触发单稳态触发器； (c)不可重触发单稳态触发器； (d) 多谐振荡器。

```
module Test2(Clk,nRst,iTRIG,oTRIG);
input Clk,nRst,iTRIG;
output oTRIG;
reg[7:0] cnt;
reg DY1;
parameter DY_time = 8'H09;
always@( posedge Clk or negedge nRst)
begin
        if (!nRst)
            DY1 = 0;
        else if (iTRIG )
            DY1 = 1;
        else if (cnt >= DY_time)
            DY1 = 0;
end
always@( posedge Clk or negedge nRst)
begin
        if (!nRst)
            cnt <=0;
        else if (DY1 = = 1 )
              cnt <= cnt + 1;
            else
              cnt <=0;
end
assign oTRIG =DY1;
endmodule
```

题 8-2

姓名 学号 院系 密 封 线

2014 秋季学期　数字电子技术基础　参考答案

一、(17 分)

1. $F = A \cdot \overline{B \cdot (C + \overline{D})} + (\overline{A + D} + \overline{B} + \overline{C}) = \underline{\begin{array}{l} A \cdot \overline{B \cdot \left(C + \overline{D}\right)} \cdot \left(\overline{A + D} + \overline{B} + \overline{C}\right) \\ = A\overline{B} + A\overline{C}D \end{array}}$

2. √，×，×
3. B，C，D
4. $A \oplus B$
5. 二位二进制(四进制)，减法
6. 扭环，8 个
7. 0
8. 0.3V,　3.6V;　1.4V,　0.3V;

二、(8 分)

1. _____4 分





2. _____ 4 分

W0：0、0、0
W1：1、0、0
W2：0、0、1
W3：1、0、1
W4：0、1、0
W5：1、1、0
W6：0、1、1
W7：1、1、1

三、(7 分)

1. 半加器 ————————1 分
2. $S_0 = A_0 \oplus B_0$ ----------2 分
   $C_0 = A_0 \cdot B_0$
3. ————————————4 分

四、(6 分)

G_1	G_0	F
0	0	0
0	1	$\overline{A}$
1	0	$\overline{A}B+A\overline{B}$
1	1	$\overline{A}B+A\overline{B}$



五、(10 分)

1. 当 X=1 时，电路为三进制计数器。————2 分

2. 次态函数卡诺图_____2 分；输出 $Z=Q_1^n$————————2 分

$Q_1^{n+1}Q_0^{n+1}$ / $Q_1^nQ_0^n$	00	01	11	10
X=0	00	00	00	10
X=1	01	11	00	11

Z / $Q_1^nQ_0^n$	00	01	11	10
X=0	0	0	1	1
X=1	0	0	1	1

3. 图略_____4 分

$$J_1=XQ_0^n, K_1=Q_0^n$$

$$J_0=X, K_0=\overline{X\overline{Q_1^n}}$$

六、(6 分)

1. $D=\dfrac{R_2\times 2^n}{R_1\times V_{REF}}u_I$ ————2 分

2. 10000000, 3.84ms ————2 分

3. R_1>2R_2 ————2 分

七、(10 分)

1．多谐振荡器；————2 分

2．同步 8 进制加法计数器；————————3 分



3．f_{Qa} = 5Hz；f_{Qb}= 2.5Hz；————2 分

4．————————3 分



八、(6 分)

1．扭环形计数器，不能，将 d 改为：Q4 <= ~Q1 | (Q4 & (~Q2)) ——4 分

2．c 不可重触发单稳态触发器 ——2 分

一、**(5 分)**填空和选择填空（每空 1 分）

（1）把按转换速度从快到慢顺序写出 ADC 芯片代号_____。（A.并行比较型，B.逐次逼近型，C.双积分型）

（2）下列门电路驱动负载能力较强的是：_____。（A.集电极开路门，B.标准 TTL 门，C.传输门）

（3）下列芯片输出信号状态仅取决于当前输入信号的是（多选）_____。（A.74LS138，B.74LS00，C.74LS160，D.555 定时器，E.ROM）

（4）CMOS 门电路噪声容限性能_____（优于、差于）TTL 门电路

（5）ROM 和 RAM 相比，_____存取速度快。

二、**（18 分）**简答题

(1) 使用卡诺图方法获得函数 P 的最简与或式 (2 分)：

$$P(A,B,C,D)=ABCD+\bar{A}BC+\bar{A}\bar{B}\bar{D}+C\bar{D}$$ (约束条件为：$A\bar{C}\bar{D}+A\bar{B}\bar{C}=0$)

(2) 如图 1 所示 TTL 电路，R=10kΩ，请列写输入与输出的真值表，写出 F 的表达式 (3 分)。



（3）电路如图 2 所示，写出 X 分别为 0 和 1 时，Q_2Q_1X 的状态转换图，说明 Y 的功能。（3）



图 2

（4）写出图 3（a）(b)电路 Q,Y 逻辑函数，指出图（c）计数器进制。（4 分）



(a)　　（b）　　（c）

图 3

（5） 由 JK 触发器和基本 RS 触发器构成的电路如图 4 所示，各触发器初始状态为 0，画出 7 个时钟 CP 作用下 Q3，Q2 和 Q1 的时序图 （6 分）



图 4

Q1

Q2

Q3

三、(8 分) 同步计数器 74LS162 和数据选择器 74LS151 组成的电路如图 5 所示。要求：

(1) 画出 $Q_3Q_2Q_1Q_0$ 状态转换图 (只画有效状态) ；

(2) 以 Q_3、Q_2、Q_1、Q_0 为输出时，试分析计数器为几进制。

(3) 设 74162 的初态为 0010，画出 Q_3、Q_2、Q_1、Q_0、Y 与 CP 对应的波形 。



图 5

Q_0 0

Q_1 1

Q_2 0

Q_3 0

Y

四、(7分)设计一个乘法电路，要求：被乘数 X_3X_2 与乘数 X_1X_0 组成的四位二进制数 $X_3X_2X_1X_0$ 为 8421BCD 码，且当乘积大于或等于 2 时，输出 Z=1，否则输出 Z=0。

(1) 列出真值表；

(2) 写出输出 Z 关于输入 $X_3X_2X_1X_0$ 的最简与或式；

(3) 使用与非门实现该电路；

(4) 使用两片 74LS138 译码器和与非门实现该电路。

五、(8 分) 电路如图 6 所示。其中方框 II 中电路为截止频率很低的低通滤波电路，其输出 u2 为直流量且为输入信号 u1 的平均值。555 定时器输出为理想 TTL 电平，即输出高电平 5V，低电平 0V。Ra=3kΩ，Rb=2kΩ，C1=1uF。（555 各管脚定义：2-u_{TL}，6-u_{TH}，3-OUT，7-DIS，5-VCO，4-$\overline{R_D}$）

（1）图中方框 I，方框 III，方框 IIV 各构成何种电路。

（2）方框 III 中输入信号 u_S 如图 7 所示，在图中画出 u_3 电压波形，要求写出依据（如阈值推导）。

（3）检测到信号超过阈值时，要求蜂鸣器发出 3 秒的警报，试问电路应如何连接？（不允许增加器件，在图中直接标注或连接）。并确定相关器件应满足的参数条件。



图 6



图 7

六、(9 分) 某 ADC 电路由计数器 74LS191 及 4 位 DAC 组成，如图 8 所示。74LS191 为 16 进制可逆计数器，其功能如表一所示。当 DA 转换器数据输入 $D_3D_2D_1D_0$ =0001 时，其输出 u_O 为 0.2V。

（1）请问该 AD 转换器的分辨率。并回答 u_1 为一固定值时，最多经过多少周期 ADC 输出相对稳定。

（2）直接在图 9（a）（b）上画出不同输入信号（虚线表示）下的输出信号波形，横坐标为时间，纵坐标为电压。并写出第 15 个时钟 AD 转换结果 $D_3D_2D_1D_0$。

（3）若输入信号 0<u_I<2V，试问 74LS191 置数端 DCBA 可以如何连接以加快跟踪速度。



图 8

表一、74LS191功能表

输入								输出			
$\overline{LD}$	$\overline{CT}$	$\overline{U}/D$	CP	D	C	B	A	Q_D	Q_C	Q_B	Q_D
0	×	×	×	D	C	B	A	D	C	B	A
1	0	0	↓	×	×	×	×	加计数			
1	0	1	↓	×	×	×	×	减计数			
1	1	×	×	×	×	×	×	保持			

图 9



七、(7 分)设计计数器：它有一个控制端 X；当 X=0 时，它是一个四进制加法计数器，状态转换图如图 10 (a)所示；当 X=1 时，它是一个三进制减法计数器，状态转换图如图 10(b)所示。请使用 D 触发器和必要的门电路设计该计数器。要求：

(1) 列写真值表；

(2) 写出驱动方程；

(3) 画出最简逻辑电路图；

(4) 验证能否自启动 (若不能自启动，不必修改成自启动电路)。



(a) X=0 时　　(b) X=1 时

图 10

八、（8 分）（1）下列程序能否实现异步清零同步九进制计数器？若不能，应如何修改？

```
module Problem_1(clk, rst, Q );
input clk, rst;
output [2:0]    Q;
      always@( posedge clk )
      if (!rst )
            Q <= 0;
      else if( Q >= 9 )
            Q <= 0;
      else
            Q <= Q + 1'b1;
      endmodule
```

（2）Verillog 程序如下。分析程序功能，并完成如下问题：

```
module Problem_2 (clock, w, z);
input clock, w;
output z;
reg y, s, z;
parameter A=0, B=1;
always @(w or y)
case (y)
A: if(!w)
      begin
            z=0;
            s=B;
      end
   else
      begin
            z=0;
            s=A;
      end
B: if(!w)
      begin
            z=1;
            s=B;
      end
   else
      begin
            z=0;
            s=A;
      end
endcase

always@( posedge clock)
      y<=s;

endmodule
```

1) 根据上述描述，在图 11 中补充完整 y 的状态转换图（标明状态转换条件和输出）；



图 11

一、**(5 分)**填空和选择填空（每空 1 分）

（1）把按转换速度从快到慢顺序写出 ADC 芯片代号__ABC_____。（A.并行比较型，B.逐次逼近型，C.双积分型）

（2）下列门电路驱动负载能力较强的是：_____A_____。（A.集电极开路门，B.标准 TTL 门，C.传输门）

（3）下列芯片输出信号状态仅取决于当前输入信号的是（多选）___ABE_____。（A.74LS138，B.74LS00，C.74LS160，D.555 定时器，E.ROM）

（4）CMOS 门电路噪声容限性能_____优于_____（优于、差于）TTL 门电路

（5）ROM 和 RAM 相比，_____（ROM/RAM）_____存取速度快。

二、（1）P= $BC+\overline{B}\,\overline{D}$

（2）

A	B	C	F		C	B	A	F
0	0	0	0		0	0	0	0
0	0	1	1		0	0	1	1
0	1	0	0		0	1	0	0
0	1	1	0		0	1	1	1
1	0	0	1		1	0	0	1
1	0	1	0		1	0	1	0
1	1	0	1		1	1	0	0
1	1	1	1		1	1	1	1

F= $A\overline{C}+(\overline{A\oplus C})C$

（3）X=0 时：0-2-4-6(-0)

X=1 时，1-3-5-7(-1)

Y：x=0 时，y=1，x=1 时，y=0，

（4）(a)：$Y=AC+B\overline{C}$　　（b）：$\overline{A\oplus B}$　　(c) 3 进制

（5）



三、

（1）2-3-4-5-6-7-8

（2）7 进制

（3）波形图



四、

（1）

X3	X2	X1	X0	Z
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1
1	0	0	0	0
1	0	0	1	1
后面不用写				X
				X
				X

（2）$Z=X_2X_1+X_3X_0$

（3）$Z=\overline{\overline{X_2X_1}\,\overline{X_3X_0}}$，图略

（4）$Z=\sum m(6,7,9)$，（$\sum m($ $+\sum D(10,11,12,13,14,15)$）

$Z=\overline{\overline{m_6}\,\overline{m_7}\,\overline{m_9}}$　　图略

五、

（1）多谐振荡器，施密特触发器，单稳振荡器

（2）占空比 $D=R_a/(R_a+R_b)=3/5$，$V_{CO}=3V$，　$U_{T+}=3V$, $U_{T-}=1.5V$

（3）74LS00 两个输入端接 u_4 和 u_1。

$1.1R_dC_5=3$



六、（1）1/15（或者 0.2V 等）。　　15（或 16）个时钟周期。

（2）如图

（3）置成 0101（对应 1V）





七

（1） 真值表

	X=0			X=1	
CP	**Q2**	**Q1**	**CP**	**Q2**	**Q1**
0	**0**	**0**	**0**	**1**	**0**
1	**0**	**1**	**1**	**0**	**1**
2	**1**	**0**	**2**	**0**	**0**
3	**1**	**1**	**3**	**1**	**0**
4	**0**	**0**			

（2）

D1= $Q_1^{n+1} = X\bar{Q}_1^n\bar{Q}_0^n + \bar{X}\bar{Q}_1^nQ_0^n + \bar{X}Q_1^n\bar{Q}_0^n$
$= \overline{X}(Q_1^n \oplus Q_0^n) + \mathrm{X}\bar{Q}_1^n\bar{Q}_0^n$ ，

D2= $Q_0^{n+1} = Q_1^n\bar{Q}_0^n + \bar{X}\bar{Q}_0^n$ 或者 $\overline{X}\bar{Q}_0^n + XQ_1^n$

（3）略 （4）能自启动

八

1.

（1） always@(posedge clk or negedge rst)

（2） output[3:0] Q;

（3） reg[3:0]Q;

（4） Q>=8

2.



主管领导审核签字

哈尔滨工业大学 2016 学年 秋 季学期

数字电子技术基础 试 题

题号	一	二	三	四	五	六	七	总分	
得分									
阅卷人									

片纸鉴心 诚信不败

授课教师_____ 姓名_____ 学号_____ 院系_____

密 封 线

本题得分

一、填空和选择题（8 分）

1. TTL 与非门的灌电流负载发生在输出_____电平情况下，负载电流越大，则输出电平越_____。（低、高）
2. 图 1-1 所示电路的逻辑功能 F=_____。



图 1-1

3. 一组合逻辑电路输入信号的变化顺序有以下三种情况，当顺序为_____时，将可能出现竞争冒险。

A．00→01→11→10　B．00→11→10→01　C．00→01→00→10

4. EEPROM 芯片 2816 的存储容量为 2K×8bit，说明它有_____根地址线，_____根数据线。
5. 双积分型 A/D 转换器属于_____型 A/D 转换器。（直接、间接）
6. AD7524 的电路如图 1-2 所示。图中 D_0～D_7 为数据输入，$\overline{CS}$ 为片选信号，$\overline{WR}$ 为写入命令，电源 V_{DD} =V_{REF}=+5V，其输出电压为_____V。



图 1-2

本题得分

二、阅读 Verilog 语言程序，回答问题（6 分）

1. 写出电路的逻辑功能。

```
module abc(clk,q);
    input clk;
    output [3:0] q;
    reg [3:0]q;
    always @ (posedge clk)
      begin
        if (q<4'b0110)              //----------------①
        begin
        q=q+1;
        end
        else
        begin
        q=4'b0000;                  //----------------②
        end
      end
endmodule
```

2.若要将上面电路改成余三码输出电路，则需要对①和②处语句做如何修改？

本题得分

三、简答题（16 分）

1. 四位并行加法器 74LS283 和四位二进制码比较器 74LS85 组成的电路如图 3-1 所示，分析电路的逻辑功能。（4 分）



图 3-1

2. 序列脉冲发生器如图 3-2 所示，移位寄存器 74LS194 的功能表如表 3-1 所示，分析输出序列 Y=?（4 分）



图 3-2

表3-1 74LS194功能表

功能	输入										输出			
	$\overline{CR}$	S_1	S_0	CP	D_{SL}	D_{SR}	A	B	C	D	Q_A^{n+1}	Q_B^{n+1}	Q_C^{n+1}	Q_D^{n+1}
清零	0	×	×	×	×	×	×	×	×	×	0	0	0	0
保持	1	×	×	0	×	×	×	×	×	×	Q_A^n	Q_B^n	Q_C^n	Q_D^n
送数	1	1	1	↑	×	×	A	B	C	D	A	B	C	D
右移	1	0	1	↑	×	1	×	×	×	×	1	Q_A^n	Q_B^n	Q_C^n
右移	1	0	1	↑	×	0	×	×	×	×	0	Q_A^n	Q_B^n	Q_C^n
左移	1	1	0	↑	1	×	×	×	×	×	Q_B^n	Q_C^n	Q_D^n	1
左移	1	1	0	↑	0	×	×	×	×	×	Q_B^n	Q_C^n	Q_D^n	0
保持	1	0	0	×	×	×	×	×	×	×	Q_A^n	Q_B^n	Q_C^n	Q_D^n

3. 电路如图 3-3(a)所示，其输入信号如图 3-3(b)所示，对应输入波形在其下面画出 *S* 和 *Q* 的波形，已知 *Q* 的初始状态为 0。（4 分）



图 3-3

4. 某译码器的真值表如表 3-2 所示，要求用两片译码器 74LS138（图 3-4）仅通过连线，不使用任何门实现该译码器。（4 分）

表 3-2 译码器真值表

选择输入				译码输出									
D	*C*	*B*	*A*	Y_0	Y_1	Y_2	Y_3	Y_4	Y_5	Y_6	Y_7	Y_8	Y_9
0	0	0	0	0	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1	1	1
1	0	0	0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	1	1	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	1	0	1	1
1	0	1	1	1	1	1	1	1	1	1	1	0	1
1	1	0	0	1	1	1	1	1	1	1	1	1	0



图 3-4

本题得分

四、试用双四选一数据选择器 74LS153 设计一个 BCD8421 码识别电路，即要求输入信号 *DCBA* 为 BCD8421 码时，输出 *Z*=1；其他输入时 *Z*=0。电路初始连接如图 4 所示，完成其余连接，可以使用非门。（10 分）



图 4

密 封 线

授课教师 _____

姓名 _____

学号 _____

院系 _____

本题得分

五、电路如图 5(a)所示，已知输入 *CP* 脉冲的周期 *T*=2ms，占空比为 80%，其高电平电压为 V_{CC}，低电平为 0V，如图 5(b)所示，根据电路参数对应 *CP* 画出 *A*、*B*、*C*、*D* 各点的波形。（10 分）



(a)



(b)

图 5

院系_____ 学号_____ 姓名_____ 授课教师_____

密 封 线

本题得分

六、电路如图 6 所示，画出虚线框Ⅰ内电路以 $Q_DQ_CQ_BQ_A$ 为输出的状态转换图，说明它是多少进制计数器？画出虚线框Ⅱ内电路以 $Q_DQ_CQ_BQ_A$ 为输出的状态转换图，说明它是多少进制计数器？两部分电路合在一起为多少进制计数器？（10 分）



图 6

本题得分

七、试用上升沿触发的 JK 触发器设计一同步时序电路，其状态转换图如图 7 所示，X 为电路的输入信号，Z 为电路的输出信号，要求列出状态方程、驱动方程和输出方程，不必画出逻辑电路图。（10 分）



图 7

2016 秋期末数电答案

一、填空题（每空 1 分）

1. 低、高
2. $\overline{A+B}$
3. B
4. 11　8
5. 间接
6. -4.37

二、

1.七进制加法计数器（2 分）

2. ①处改为：q<4'b1100（2 分）
   ②处改为：q=4'b0011（2 分）

三、简答题

1.当 A>B 时，实现 A-B；当 A<B 时，实现 B-A。（4 分）

2.Y=100111（4 分）

3.



（每个波形 2 分，共 4 分）

4.



（4 分）

四、（10 分）

列真值表如下：

D	C	B	A	Z
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

$$Z(D,C,B,A)=\overline{D}\,\overline{C}\,\overline{B}\,\overline{A}+\overline{D}\,\overline{C}\,\overline{B}A+\overline{D}\,\overline{C}B\,\overline{A}+\overline{D}\,\overline{C}BA+\overline{D}C\,\overline{B}\,\overline{A}+\overline{D}C\,\overline{B}A+\overline{D}CB\,\overline{A}+\overline{D}CBA+D\,\overline{C}\,\overline{B}\,\overline{A}+D\,\overline{C}\,\overline{B}A$$
$$=\overline{D}m_0\overline{A}+\overline{D}m_0A+\overline{D}m_1\overline{A}+\overline{D}m_1A+\overline{D}m_2\overline{A}+\overline{D}m_2A+\overline{D}m_3\overline{A}+\overline{D}m_3A+Dm_0\overline{A}+Dm_0A$$

若选 D 作为使能信号，则连接为：



答案 1

若选 A 作为使能信号，则连接为：



答案 2

五、（10 分）

$t_{W1}=1.1R_1C_1=1\text{ms}$　（1 分）

$t_{W2}=1.1R_2C_2=1.5\text{ms}$（1 分）

CP 低电平脉冲宽度为 0.4ms，小于两个暂稳态时间，因此 *A* 和 *B* 为两个单稳。两个与非门构成基本 RS 触发器。



（每个波形 2 分）

六、（10 分）虚线框Ⅰ内电路以 $Q_DQ_CQ_BQ_A$ 为输出的状态转换表为：

CP	Q_D	Q_C	Q_B	Q_A
0	0	0	0	0
1	0	1	1	0
2	0	1	1	1
3	1	0	0	0
4	1	1	1	0
5	1	1	1	1
6	0	0	0	0

状态转换图如图为：



（2 分）

构成 6 进制加法计数器。（2 分）

虚线框Ⅱ内电路以 $Q_DQ_CQ_BQ_A$ 为输出的状态转换表为：

CP_B	Q_D	Q_C	Q_B	Q_A
0	0	0	0	0
1	0	0	1	0
2	0	1	0	0
3	1	0	0	1
4	0	0	0	0

状态转换图如图为：



（2 分）

构成 4 进制加法计数器。（2 分）合在一起为 24 进制计数器。（2 分）

七、

状态转换表如下：

X	Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	Z
0	0	0	0	0	0
1	0	0	0	1	0
1	0	1	0	1	0
0	0	1	1	1	0
1	1	1	1	0	1
0	1	0	0	0	0
0	1	1	1	1	1
1	1	0	1	0	1

状态方程为：

$Q_1^{n+1} = \overline{X}Q_0\overline{Q_1} + (X + Q_0)Q_1$（2 分）

$Q_0^{n+1} = X\overline{Q_1}\overline{Q_0} + (\overline{Q_1} + \overline{X})Q_0$（2 分）

驱动方程为：

$J_1 = \overline{X}Q_0$　　$K_1 = \overline{X + Q_0}$　　$J_0 = X\overline{Q_1}$　　$K_0 = XQ_1$（4 分）

输出方程为：

$Z = Q_0Q_1 + XQ_1$（2 分）

主管领导审核签字

哈尔滨工业大学　2017　学年 秋 季学期

数字电子技术基础　试　题

题号	一	二	三	四	五	六	七	八	九	十	总分
得分											
阅卷人											

片纸鉴心 诚信不败

授课教师＿＿＿＿　密　姓名＿＿＿＿　封　学号＿＿＿＿　线　院系＿＿＿＿

得分

一、填空与选择 (10 分)

1. 下列说法正确的是：＿＿＿＿＿＿＿＿。

A．TTL 逻辑门的噪声容限表示逻辑门带负载能力。

B．对于一个逻辑函数表达式，最简与或表达式是唯一的。

C．集电极开路门(OC)在使用时须在输入端和输出端之间接一电阻。

D．同或门当反相器使用时，将多余的输入端接低电平。

2．逻辑函数 $F(A,B,C)=(A+\overline{B}+\overline{C})(\overline{A}+B+C)(\overline{A}+B+\overline{C})(\overline{A}+\overline{B}+C)(\overline{A}+\overline{B}+\overline{C})$

$=\sum m$(＿＿＿＿＿＿)。

3. 若要构成 256K×16bit 存储器，需要＿＿＿＿片容量为 64K×4bit 的存储器，并且还需要外加＿＿＿＿＿位地址译码以完成寻址操作 。

4. 图 1-1 所示电路，假设初始时刻两个触发器的输出 $Q_1Q_0=00$，经过 627 个时钟周期触发器的输出 Q_1Q_0 =＿＿＿。



图 1-1



图 1-2

5. 图 1-2 所示的电路＿＿＿＿＿。

A. 不产生竞争冒险；　　B. 可能产生 0 态冒险；

C. 可能产生 1 态冒险；　　D. 0 态、1 态冒险均可能产生。

6. 欲产生序列信号 10110100，则至少需要＿＿＿＿＿个触发器。

7. 图 1-3 所示的电路中，有 1 个电路所实现的功能与其它 3 个电路不同，该电路是_____。



图 1-3

8. 某数模转换器的输入为 10 位二进制数字信号（D_9~D_0），输出为 0~20.46V 的模拟电压，该 D/A 转换器的分辨率为_____；当输入数字量为 $(1010000000)_2$ 时，输出电压值为_____ V。

得分

二、简答题：(13 分)

1. 电路如图 2-1(a)所示，输入信号 u_i 如图 2-1(b)所示，请在图 2-3(1)中画出 u_{o1} 和 u_o 的波形。



(a)



(b)

图 2-1

授课教师 密 姓名 封 学号 线 院系

2. 电路如图 2-2 所示，图（a）中 G_1 为 TTL 三态门，G_2 为 TTL 与非门，图(b)为其电压传输特性及输入负载特性曲线。万用表的内阻为 20kΩ / V，量程为 5V。试分别说明在下列情况下，万用表的读数为多少伏？

① C=0，开关 S 悬空；
② C=0，开关 S 接到①端；
③ C=0，开关 S 接到②端；
④ C=0，开关 S 接到③端；
⑤ C=1，开关 S 接到①端。



(a) (b)

图 2-2

3. 电路如图 2-3(a)所示，R 为异步清零端，S 为异步置位端，假设触发器初态 Q_2Q_1=00，在图 2-3(b)所示输入波形的作用下，画出相应的输出波形。



(a)



(b)

图 2-3

得分

三．请根据如下所示 Mealy 型状态机的 Verilog 语言描述，在图 3 所示状态转换图中的横线处填写输入与输出。(4 分)

```
module mealy_machine(clk,din,op);
input clk,din;
output op;
reg[1:0] current_state,next_state;
reg op;
parameter
S0=2'b00,S1=2'b01,S2=2'b10,S3=2'b11;
always@( posedge clk)
begin
current_state <= next_state;
end
always@(current_state or din)
begin
case( current_state )
S0: begin
    if (din==0)
          begin
          next_state = S0;
          op =0;
          end
    else
          begin
          next_state = S1;
          op =1;
          end
    end
S1: begin
    if (din==1)
          begin
          next_state = S1;
          op =1;
          end
    else
          begin
          next_state = S2;
          op =0;
          end
end
S2: begin
    if (din==1)
          begin
          next_state = S2;
          op =0;
          end
    else
          begin
          next_state = S3;
          op =1;
          end
    end
S3: begin
    if (din==0)
          begin
          next_state = S3;
          op =0;
          end
    else
          begin
          next_state = S0;
          op =1;
          end
    end
default: begin
    op =0;
    next_state = S0;
    end
endcase
end
endmodule
```



图 3

得分

四：电路如图 4 所示，[A_1A_0]和[B_1B_0]是 2 位二进制数。（1）分别写出 L 和 P_0 关于 A_0 和 B_0 的表达式，并指出虚线框 I 中电路的功能；（2）分别写出 P_1 和 P_2 关于 A_1、B_1 和 L 的表达式，并指出虚线框 II 中电路的功能；（3）说明整个电路的功能。(7 分)



图 4

授课教师 密 姓名 封 学号 线 院系

得分

五. 用 4 个 D 触发器，设计一个可产生 6 位序列脉冲 000111 的序列脉冲发生器，要求 Q_4 作为输出。(1) 设计并在图 5 中完成该电路(要求：不允许使用其他元器件和逻辑门)；(2) 请画出该电路完整的状态转换图，并判断该电路是否可以自启动； (8 分)



图 5

得分

六. 555 定时器、异步十进制计数器 74LS90 和运算放大器组成如图 6 示的电路。试问：（1）555 定时器构成电路的名称？若已知 $R_1 = 5\text{k}\Omega$，$R_2 = 5\text{k}\Omega$，$C_1 = 0.1\mu\text{F}$，求输出 v_{out} 信号的周期和占空比；（2）画出 74LS90 在 CP 脉冲作用下，输出 $Q_DQ_CQ_BQ_A$ 有效循环内的状态转换图；（3）若已知 $Q_DQ_CQ_BQ_A$ 输出的高电平为 3V，低电平为 0V，求运放输出 U_o 的变化范围。(8 分)



图 6

授课教师 密 姓名 封 学号 线 院系

得分

七．用计数器 74LS161（异步清零，同步置数），EPROM2716 和十六选一数据选择器的电路如图 7 示，存储器中存储的信息见表 1。（1）当开关 S_0 接到①端，说明 74LS161 构成多少进制计数器；（2）写出输出 Y 关于十六选一数据选择器选择变量 A_3、A_2、A_1、A_0 的最简与或式；（3）当开关 S_0 接到②端，并假设初始时刻 74LS161 的输出 $Q_DQ_CQ_BQ_A$ = 0000，若以此时作为电路运行的起始点，写出 Y 输出的序列码（只写出一个周期的序列码即可）。(10 分)

表1　EPROM2716 存储内容

A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0
0	0	0	0	1	1	1	0
0	0	0	1	1	0	1	0
0	0	1	0	1	1	0	0
0	0	1	1	0	0	1	1
0	1	0	0	1	0	0	0
0	1	0	1	0	1	1	0
0	1	1	0	0	0	1	0
0	1	1	1	1	1	0	1
1	0	0	0	1	1	1	1
1	0	0	1	0	1	0	0
1	0	1	0	0	0	1	0
1	0	1	1	0	0	0	1
1	1	0	0	1	1	0	1
1	1	0	1	0	0	1	0
1	1	1	0	0	0	0	0
1	1	1	1	0	1	1	1



图 7

得分

八. 由 JK 触发器、74LS138 译码器、74LS85 四位数码比较器构成的电路如图 8 所示，74LS138 译码器输出低电平有效，E_3，$\overline{E}_2$ 和 $\overline{E}_1$ 代表有效使能电平为[100]，使能无效时 $\overline{Y}_0$ 到 $\overline{Y}_7$ 输出均为高电平。（1）写出 4 个触发器的状态方程；（2）按照 $Q_3Q_2Q_1Q_0$ 的顺序，画出状态转换图（有效循环即可），并分析是多少进制的计数器。（10 分）



图 8

表 2 74LS85 四位数码比较器的功能表

比较输入						串联输入			输出		
A_3 B_3	A_2 B_2	A_1 B_1	A_0 B_0	$(A>B)_i$	$(A<B)_i$	$(A=B)_i$	$Y_{A>B}$	$Y_{A<B}$	$Y_{A=B}$
$A_3>B_3$	×	×	×	×	×	×	1	0	0
$A_3<B_3$	×	×	×	×	×	×	0	1	0
$A_3=B_3$	$A_2>B_2$	×	×	×	×	×	1	0	0
$A_3=B_3$	$A_2<B_2$	×	×	×	×	×	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1>B_1$	×	×	×	×	1	0	0
$A_3=B_3$	$A_2=B_2$	$A_1<B_1$	×	×	×	×	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0>B_0$	×	×	×	1	0	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0<B_0$	×	×	×	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	1	0	0	1	0	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	0	1	0	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	0	0	1	0	0	1
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	0	0	0	0	0	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	0	1	1	0	1	1
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	1	0	1	1	0	1
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	1	1	0	1	1	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	1	1	1	1	1	1

数字电子技术基础 2017 年秋季学期试题答案

一．共 10 分

(1) D (2) 0,1,2 (3) 16 2 (4) 01 (5) C (6) 3 (7) C (8)1/1023 (或 10 位) 12.8

二、

1. 共 4 分

$t_W=1.1R_2*C_2=290ms$ **(1 分)**



（u_{o1} 波形 2 分，u_o 波形 1 分）

2. 共 5 分 ① 0.3V ② 0.3V ③ 1.4V ④ 1.4V ⑤ 1.4V **（每个 1 分）**

3. 共 4 分 每个图 2 分



三、**共 4 分**



（共 4 分，错一处扣一分,扣满 4 分为止）

四、共 7 分

（1） $L = A_0 B_0$ …….1 分

$P_0 = A_0 \oplus B_0$ …….1 分

半加器 …….1 分

（2） $P_1 = m_1 + m_2 + m_4 + m_7$ …….1 分

$P_2 = m_3 + m_5 + m_6 + m_7$ …….1 分

全加器 …….1 分

（3）2 位二进制加法器 …….1 分

五、共 8 分

CP	Q_D	Q_C	Q_B	Q_A	D_1
0	0	0	0	1	1
1	0	0	1	1	1
2	0	1	1	1	0
3	1	1	1	0	0
4	1	1	0	0	0
5	1	0	0	0	1

（2 分）

Q_DQ_C \ Q_BQ_A	00	01	11	10
00	X	1	1	X
01	X	X	0	X
11	0	X	X	0
10	1	X	X	X

（1 分）

$D_1 = \overline{Q}_C$ **（1 分）**

P	Q_D	Q_C	Q_B	Q_A	D_1
0	0	0	0	0	1
1	0	0	0	1	
CP	Q_D	Q_C	Q_B	Q_A	D_1
0	0	0	1	0	1
1	0	1	0	1	0
2	1	0	1	0	1
3	0	1	0	1	
CP	Q_D	Q_C	Q_B	Q_A	D_1
0	0	1	0	0	0
1	1	0	0	0	
CP	Q_D	Q_C	Q_B	Q_A	D_1
0	0	1	1	0	0
1	1	1	0	0	
CP	Q_D	Q_C	Q_B	Q_A	D_1
0	1	0	0	1	1
1	0	0	1	1	
CP	Q_D	Q_C	Q_B	Q_A	D_1
0	1	0	1	1	1
1	0	1	1	1	
CP	Q_D	Q_C	Q_B	Q_A	D_1
0	1	1	0	1	0
1	1	0	1	0	
CP	Q_D	Q_C	Q_B	Q_A	D_1
0	1	1	1	1	0
1	1	1	1	0	

（2 分）



（2 分）

六、共 8 分

（1） 多谐振荡器 （1 分）

$$T_1 = 0.7(R_1 + R_2)C_1 = 0.7 \times (5k\Omega + 5k\Omega) \times 0.1\mu F = 0.7ms$$

$$T_2 = 0.7R_2C_1 = 0.35ms$$

$$T = T_1 + T_2 \quad = 1.05ms$$ （1 分）

$$D = \frac{T_1}{T_1 + T_2} \times 100\% = 66.7\%$$ （1 分）

(2)



（3 分）

（3）-3V~0V　　（2 分，对一个给 1 分）

七（共 10 分）

（1）　六进制　　(3 分)

（2）　$Y=\overline{A}_3A_2+A_1\overline{A}_0+\overline{A}_2A_1$　(4 分，卡诺图对但结果错给 2 分）

（3）　10001　　(3 分)

八、共 10 分

驱动方程：**（2 分，错一处扣 1 分，扣满 2 分为止）**

$J_0=1$　　$K_0=1$

$J_1=Q_0K_1=Q_3Q_0$

$J_2=Q_3Q_1Q_0K_2=Q_3Q_1Q_0$

$J_3=Q_1Q_0K_3=Q_2Q_1Q_0$

状态方程：**（2 分，错一处扣 1 分，扣满 2 分为止）**

$$Q_0^{n+1}=\overline{Q_0^n}$$

$$Q_1^{n+1}=Q_0^n\overline{Q_1^n}+\overline{Q_3^nQ_0^n}Q_1^n$$

$$Q_2^{n+1}=Q_3^nQ_1^nQ_0^n\overline{Q_2^n}+\overline{Q_3^nQ_1^nQ_0^n}Q_2^n$$

$$Q_3^{n+1}=Q_1^nQ_0^n\overline{Q_3^n}+\overline{Q_2^nQ_1^nQ_0^n}Q_3^n$$

状态转换表：**（共 3 分，$Q_3Q_2Q_1Q_0$1 分，$A_3A_2A_1A_0$1 分，A<B1 分）**

CP	Q_3	Q_2	Q_1	Q_0	A_3	A_2	A_1	A_0	*A<B*
0	0	0	0	0	1	1	1	1	0
1	0	0	0	1	1	1	1	1	0
2	0	0	1	0	1	1	1	1	0
3	0	0	1	1	1	1	1	1	0
4	1	0	1	0	1	1	1	0	0
5	1	0	1	1	1	1	0	1	0
6	1	1	0	0	1	0	1	1	1
7	1	1	0	1	1	1	1	1	0
8	1	1	1	0	1	1	1	1	0
9	1	1	1	1	1	1	1	1	0
10	0	0	0	0	1	1	1	1	0



（2 分）

六进制计数器

（1 分）

主管领导审核签字

哈尔滨工业大学 2018 学年 春 季学期

数字电子技术基础 试 题

题号	一	二	三	四	五	六	七	八	总分
得分									
阅卷人									

片纸鉴心 诚信不败

授课教师 姓名 学号 院系

密 封 线

得分

一、判断与填空（共 10 分）

1. 判断下述说法是否正确，正确者在其后( )内打√，反之打×。

a. 无关项的值可能是 0，也可能是 1。( )

b. 在标准 TTL 门、OC 门和三态门中，OC 门的带负载能力最强。( )

c. 已知 $A\oplus B=\overline{A\odot B}$，因而 $A\oplus B\oplus C=\overline{A\odot B\odot C}$。( )

2. 如图 1-2 所示，P 的表达式为_____。



图 1-2



图 1-4



图 1-7

3. 已知函数 $Y=\left(\overline{A}+C\right)\left(A+\overline{B}\right)$，其存在_____态冒险。

4. 图 1-4 是逻辑函数 $F(A,B,C,D)$ 的卡诺图，请写出 F 和 $\overline{F}$ 的最简与或逻辑表达式：$F=$_____；$\overline{F}=$_____。

5. 某 EEPROM 有 16 条数据线，15 条地址线，则存储容量为_____kbit。

6. 被转换信号的上限频率为 20kHz，则 A/D 转换器采样频率应高于_____ kHz。

7. 图 1-7 为某六位逐次逼近 A/D 转换器的转换示意图，其转换结果为_____。

得分

二、简答题（共 10 分）

1．分析图 2-1 电路，两个图都按照 $Q_DQ_CQ_BQ_A$ 的顺序分别画出有效循环部分的状态转换图，并说明是多少进制计数器？（6 分）



(a) (b)

图 2-1

2．电路如图 2-2 所示，G_1 为 TTL 三态门，G_2 为 TTL 与非门。指出下表中不同条件下电压表 V 的读数。（高电平输入输出均为 3.6V；低电平输入输出均为 0.3V）（4 分）



图 2-2

B=1	C=1	V=_____V
B=0	C=1	V=_____V
B=1	C=0	V=_____V
B=0	C=0	V=_____V

得分	

三、（8 分）

由 4 个 JK 触发器和 74LS283 构成的电路如图 3 所示，假设初始状态 $Q_3Q_2Q_1Q_0$=0000。

1. 列出由 JK 触发器构成电路的状态方程；
2. 指出在有效计数循环内 $Q_3Q_2Q_1Q_0$ 的编码方式；
3. 该电路正常工作时，若要实现 74LS283 的输出 *DCBA* 为 2421*BCD 码，请画出 $B_3B_2B_1B_0$ 的接法，完成逻辑电路图（要求：不允许使用其他元器件和逻辑门）。



图 3

2421*BCD 码

十进制	2421*码
0	0000
1	0001
2	0010
3	0011
4	0100
5	1011
6	1100
7	1101
8	1110
9	1111

得分

四、（8 分）

已知某电路的一次启动时序图如图 4 所示，并且该电路具有低电平有效的异步清零端，对应该逻辑功能的 Verilog HDL 描述如下框内代码所示。

1. 根据时序图，按照 $Q_2Q_1Q_0$ 的顺序写出该电路完整的状态转换图；
2. 指出该电路的名称；
3. 要完成该电路的逻辑功能，请在横线处补充程序语句，完成相应的 Verilog HDL 描述。



图 4

```
module test(clk,clr,Q);
input clk,clr;
output[2:0] Q;

_____

always @(_____ or negedge clr)
begin
    if (!clr)
        _____
    else
        begin
            _____
            _____
        end
end
endmodule
```

授课教师 姓名 学号 院系

得分

五、（8 分）

已知[*AB*]和[*CD*]为两个二位二进制数，设计一个电路，实现当[*AB*]=[*CD*]时，输出 *P*=1；否则 *P*=0。

1. 列出真值表，写出 *P* 的与或标准型表达式。

2. 在图 5 中用 8 选 1 数据选择器 74LS151 和 3 线-8 线译码器完成设计，**译码器输出高电平有效**。在图中通过连线完成设计，不改变已连接部分，不允许外加任何器件。图中所有器件都是 TTL 器件，74LS151 的 A_2 管脚和 3 线-8 线译码器的 B_2 管脚均已折断不能使用，可看成悬空。



图 5

得分

六、（10 分）

由 555 定时器构成的电路如图 6(a)所示，输入信号 u_i 波形如图 6(b)所示，当输入电压峰值超过额定值时，扬声器 Y 会鸣响发出报警信号。

其中 555 定时器输出为理想 TTL 电平，即输出高电平 5V，低电平 0V，VT 导通时为饱和导通，导通压降可忽略不计，u_s=4V，R_1=40kΩ，R_2=10kΩ，R_3=20kΩ，C_1=5.1μF，C_2=0.047μF。

1. 由 555 定时器Ⅰ、Ⅱ、Ⅲ构成的电路名称分别是什么？
2. 简述此电路的工作原理。
3. 计算扬声器的报警信号频率。
4. 在图 6(b)中定量画出输出 u_{o1}、u_{o2} 和 u_{o3} 的波形。



图 6(a)



图 6(b)

得分

七、（8 分）

采用 D 触发器设计一个同步时序逻辑电路，其状态转换图如图 7(a)所示。其中 Q_1、Q_0 为状态变量，d_{in} 为输入变量，Z 为输出变量。

1. 写出电路的状态方程和输出方程；
2. 在图 7(b)中完成该电路的设计，图中 A_2 为地址译码器输入的最高位。（**要求：不能添加其他器件**）



图 7（a）



图 7（b）

得分

八、（8 分）

某 4 位双积分型 AD 转换器电路如图 8 所示。其中，U_I 为输入模拟量，$[D_3D_2D_1D_0]$ 为输出数字量，参考电压 V_{REF}=5V，CP 为周期 20ms 的方波时钟信号，R=20kΩ，C=10μF。电路在进行 AD 转换之前，计数器 74LS160 的输出$[D_3D_2D_1D_0]$=[0000]，两个 D 触发器的输出 A=B=0。先闭合开关 S，将开关 S 再次断开的瞬间看做 AD 转换开始的时刻，即 t=0 时刻。

1. 当 U_I=4V 时，计算 U_O 的最大幅值约为多少；
2. 当 U_I=4V 时，AD 转换的结果约是多少；分析转换结束后 A 和 B 的状态；
3. 当 U_I=6V 时，AD 转换后的计数器输出约是多少；分析转换结束后 A 和 B 的状态；
4. 指出信号 B 在电路中的作用。



图 8

一、判断与填空（共 10 分，每个 1 分）

1. a.×；　b. √；　c.×

2. $P=\overline{A+\mathrm{B}}$

3. 1 态冒险

4. $F=\overline{B}\overline{D}+B\overline{C}$；　$\overline{F}=\overline{B}D+BC$

5. 010100

6. 40 kHz

7. 2^9 或 512 Kbit

二、简答题（共 10 分）

1 （6 分）

(a)



——2 分

七进制——1 分

(b)



——2 分

三进制——1 分

2. (4 分，每空 1 分)

B=1	C=1	V=＿1.4＿V
B=0	C=1	V=＿0.3＿V
B=1	C=0	V=＿0.3＿V
B=0	C=0	V=＿0.3＿V

三、 (8 分)

1. 状态方程

$Q_0^{n+1}=\overline{Q_2^n}\,\overline{Q_0^n}$ ——1 分

$Q_1^{n+1}=Q_0^n\overline{Q_1^n}+\overline{Q_0^n}Q_1^n$ ——1 分

$Q_2^{n+1}=Q_0^nQ_1^n\overline{Q_2^n}$ ——1 分

$Q_3^{n+1}=Q_2^n\overline{Q_3^n}+\overline{Q_2^n}Q_3^n$ ——1 分

2. 5421 码——2 分（只给真值表未说名称 1 分）

3. B_3 与 B_2 接地——1 分

B_1 与 B_0 接 Q_3——1 分

四、（8 分）

1.



——2 分

2. 扭环形计数器——1 分

3.——每空 1 分，每空单条语句

①reg[2:0] Q; ②negedge clk ③Q<=3’b000; ④ Q<=(Q>>1);

⑤Q [2]<= ~ Q [0]|(Q [2]&&~ Q [1]);

五、(8 分)

1

A	B	C	D	P_4
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	1
1	1	1	1	1

2 分（错一处 1 分，错两处不给分）

$Y = \overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}B\overline{C}D + A\overline{B}C\overline{D} + ABCD$ （2 分）

2



4 分（连对 4 分，连错 0 分）

六、（8 分）

1. 施密特触发器，单稳态触发器，多谐振荡器 1 分（错一个 0 分）
2. 施密特检测信号峰值，超过 4V，输出 0，此时单稳态触发，输出 1，多谐清零无效，输出矩形波，扬声器报警，当信号峰值小于 2V，施密特输出 1，此时单稳态的高电平维持 tw 时间自动翻转为 0，扬声器停止报警，单稳态为可重触发触发器。2 分
   （答出可重触发触发器给 2 分，否则给 1 分。）

3. $T = 0.7(R_2 + 2R_3)\ C_2 = 0.7 \times 50k\Omega \times 0.047\mu = 1.645\text{ms}$

   f=608Hz（1 分）

4.



6 分

（1 图 2 分，2 图 3 分，3 图 1 分，2 图画成不可重触发 0 分，可重触发但从低电平开始维持 tw 时间给 1 分，从高电平开始维持 tw 时间给 3 分）

七、（8 分）

真值表

d_{in}	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z
0	0	0	1	1	1
0	0	1	×	×	×
0	1	0	0	0	0
0	1	1	1	0	0
1	0	0	0	1	0
1	0	1	1	0	0
1	1	0	1	1	0
1	1	1	0	0	1

次态卡诺图



状态方程——4 分

$$Q_1^{n+1}=\overline{d_{\text{in}}}\,\overline{Q_1^n}\,\overline{Q_0^n}+\overline{d_{\text{in}}}Q_1^nQ_0^n+d_{\text{in}}\overline{Q_1^n}Q_0^n+d_{\text{in}}Q_1^n\overline{Q_0^n}+\left(\overline{d_{\text{in}}}\,\overline{Q_1^n}Q_0^n\right)=m_0+m_3+m_5+m_6+\left(m_1\right)$$

$$Q_0^{n+1}=\overline{d_{\text{in}}}\,\overline{Q_1^n}\,\overline{Q_0^n}+d_{\text{in}}\overline{Q_1^n}\,\overline{Q_0^n}+d_{\text{in}}Q_1^n\overline{Q_0^n}+\left(\overline{d_{\text{in}}}\,\overline{Q_1^n}Q_0^n\right)=m_0+m_4+m_6+\left(m_1\right)$$

输出方程——2 分

$$Z=\overline{d_{\text{in}}}\,\overline{Q_1^n}\,\overline{Q_0^n}+d_{\text{in}}Q_1^nQ_0^n+\left(\overline{d_{\text{in}}}\,\overline{Q_1^n}Q_0^n\right)=m_0+m_7+\left(m_1\right)$$

电路图——2 分



八、（8 分）

1. $U_{\text{O}}=-\dfrac{1}{RC}\times\int_0^{10\times T_{\text{cp}}}U_{\text{I}}\text{d}t=-\dfrac{1}{20\text{k}\Omega\times10\mu\text{F}}\times\int_0^{200\text{ms}}4\text{V}\text{d}t=-4\text{V}$ ——1 分

2. $\dfrac{4\text{V}}{R}\times10\times T_{\text{cp}}=\dfrac{5\text{V}}{R}\times D\times T_{\text{cp}}\Rightarrow D=8$ ——1 分

A=1，B=0——2 分

3. $\dfrac{6\text{V}}{R}\times10\times T_{\text{cp}}=\dfrac{5\text{V}}{R}\times D\times T_{\text{cp}}\Rightarrow D=12$，所以转换结果为 12-10=2——1 分

A=0，B=1——2 分

4. B 的作用是当 B=1 时，AD 转换结果有溢出。——1 分

主管领导审核签字

哈尔滨工业大学 2018 学年 秋 季学期

数字电子技术基础 试 题

题号	一	二	三	四	五	六	七	八	总分
得分									
阅卷人									

片纸鉴心 诚信不败

授课教师 姓名 学号 院系

密 封 线

得分

一、填空、选择与判断(共 13 分)

1. CMOS 门电路输入端对地接入 10MΩ电阻时，应视为 b 输入。

a. 高电平； b. 低电平； c. 不定。

2. 根据对偶规则，若 $F = A + \overline{B + C\overline{D}} + \overline{AD} \cdot \overline{B} \cdot \overline{C}$，则 F' 的最简与或式为 $A\overline{B} + A\overline{C}D$。

3. 已知某组合逻辑电路的输入 A、B、C 和输出 X、Y 的工作波形如图 1-1 所示，其逻辑功能为 全加器 。



图 1-1

4. 在逻辑功能上属于一对互反操作的是 a、d 。

a. 译码器和编码器 b. 全加器和全减器

c. 数码寄存器和移位寄存器 d. 数据选择器和数据分配器

5. 判断下述说法是否正确，正确者在其后( )内打 √，反之打×。

a. 若 $X+Y=X+Z$，则 $Y=Z$。(×)

b. 全部最大项之积恒等于“0”。 (√)

c. 集电极开路门在使用时，需要在其输出与电源之间接一个电阻。(√)

d. 组合逻辑电路产生冒险信号的原因是门电路的延迟时间。(√)

e. 在双积分型 A/D 转换器中，输入电压 U_I 和参考电压 U_{REF} 的极性必须相反，且满足 $|U_I| > |U_{REF}|$，才能完成模-数转换。(×)

6. 已知 8 线-3 线集成编码器 74148 的功能表如图 1-3(a)所示，请分析判断图 1-3(b)所示电路的输出编码 $B_3B_2B_1B_0$ 为 1000 。

输入									输出				
$\overline{EI}$	$\overline{I}_0$	$\overline{I}_1$	$\overline{I}_2$	$\overline{I}_3$	$\overline{I}_4$	$\overline{I}_5$	$\overline{I}_6$	$\overline{I}_7$	$\overline{GS}$	$\overline{Q}_C$	$\overline{Q}_B$	$\overline{Q}_A$	$\overline{EO}$
1	×	×	×	×	×	×	×	×	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	×	×	×	×	×	×	×	0	0	0	0	0	1
0	×	×	×	×	×	×	0	1	0	0	0	1	1
0	×	×	×	×	×	0	1	1	0	0	1	0	1
0	×	×	×	×	0	1	1	1	0	0	1	1	1
0	×	×	×	0	1	1	1	1	0	1	0	0	1
0	×	×	0	1	1	1	1	1	0	1	0	1	1
0	×	0	1	1	1	1	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	1	0	1	1	1	1

(a)



(b)

图 1-3

7. 已知某半导体存储器有 12 根地址线，8 位数据线，则其存储容量为 4 KByte。

8. 某 10 位 D/A 转换器能分辨的最小电压为 3mV，如果输入数据为$(2A6)_{16}$，则 D/A 转换器的输出电压为 2.034 V。(小数点后保留 3 位有效数字)

9. 某数字音频系统中的输入音频信号的最高频率为 15kHz，为使通过 ADC 和 DAC 之后的模拟音频信号的波形不失真，则应要求 ADC 的最大转换时间为 0.033 ms。(小数点后保留 3 位有效数字)

得分

二、简答题：(14 分)

1. 图 2-1 所示电路由 CMOS 门构成，请写出电路输出 F 的最简**与-或**表达式。



$F = \overline{A} + \overline{B}C$ .....……(3 分)

图 2-1

2. Verilog HDL 程序如下所示，试分析：.....……(6 分)

(1) 简要说明模块 FF0 的逻辑功能；

(2) 设 FF0 的初态为“0”态，已知电路的输入波形如图 2-2 所示，请在图中画出电路输出 Q_1 的工作波形。

```
module ff0( q, j, k, clk, set, reset );
input j, k, clk, set, reset;
output q;
reg q;
always @( negedge clk or negedge reset or negedge set )
    begin
```

授课教师 姓名 学号 院系

```
    if (!reset)     begin
                    q <= 1'b0;
                    end
    else if (!set)
                    begin
                    q <= 1'b1;
                    end
    else        case ( {j, k} )
                    2'b00 : q <= q;
                    2'b01 : q <= 1'b0;
                    2'b10 : q <= 1'b1;
                    2'b11 : q <= ~q;
                    default : q <= 1'bx;
                endcase
    end
endmodule

module mod1( a, b, c, q1 );
input    a, b, c;
output q1;
and u1(out1, a, b);
ff0 u2(q1, out1, a, c, 1'b1, 1'b1);
endmodule
```

低电平有效的异步清零和异步置数的JK触发器(CP下降沿触发)*



图2-2*

3.电路如图 2-3(a)所示，移位寄存器 74LS194 的功能表如表 2-1 所示。已知初始时刻[$Q_DQ_CQ_BQ_A$]=[0101]，试分析：.....……(5 分)

(1) 设以 Q_D 为高位，在时钟信号控制下， [$Q_DQ_CQ_BQ_A$]构成多少进制计数器？

(2) 在图 2-3(b)中画出 Q_2 的输出波形。



4 进制

(a)



(b)

图 2-3

表 2-1　74LS194 功能表

功能	输入										输出			
	$\overline{CR}$	S_1	S_0	CP	D_{SL}	D_{SR}	A	B	C	D	Q_A^{n+1}	Q_B^{n+1}	Q_C^{n+1}	Q_D^{n+1}
清零	0	×	×	×	×	×	×	×	×	×	0	0	0	0
保持	1	×	×	0	×	×	×	×	×	×	Q_A^n	Q_B^n	Q_C^n	Q_D^n
送数	1	1	1	↑	×	×	A	B	C	D	A	B	C	D
右移	1	0	1	↑	×	1	×	×	×	×	1	Q_A^n	Q_B^n	Q_C^n
右移	1	0	1	↑	×	0	×	×	×	×	0	Q_A^n	Q_B^n	Q_C^n
左移	1	1	0	↑	1	×	×	×	×	×	Q_B^n	Q_C^n	Q_D^n	1
左移	1	1	0	↑	0	×	×	×	×	×	Q_B^n	Q_C^n	Q_D^n	0
保持	1	0	0	×	×	×	×	×	×	×	Q_A^n	Q_B^n	Q_C^n	Q_D^n

得分

三、设计一个 3 变量的组合逻辑电路，要求输入为 3 位二进制数码(ABC)，当输入可以被 3 整除时，电路输出商值；当不能被 3 整除时，输出为 0。试分析：(6 分)

(1) 列写电路的功能真值表；

(2) 请在图 3 中完成该电路设计，允许使用适当的门电路，图中 74153 为双 4 选 1 数据选择器。

答(1)：.....……(3 分)

A	B	C	Y_2	Y_1
0	0	0	0	0
0	0	1	0	0
0	1	0	0	0
0	1	1	0	1
1	0	0	0	0
1	0	1	0	0
1	1	0	1	0
1	1	1	0	0

(2)



图 3

答案 1*.....……(3 分)

授课教师 姓名 学号 院系

得分

四、已知某时序电路的状态转换图如图 4 所示。试求：(8 分)

1. 分别说明当 X=0 及 X=1 时电路的逻辑功能；
2. 请画出该电路的次态卡诺图和输出 Z 的函数卡诺图；
3. 请写出电路的驱动方程和输出方程。



图 4

1. 当 X=0 时，电路具有清零(或者返回初态)逻辑功能；.....……(1 分)
   当 X=1 时，电路为三进制计数器。.....……(1 分)

2.

$Q_1^{n+1}Q_0^{n+1}$ / $Q_1^nQ_0^n$	00	01	11	10
X=0	00	00	00	10
X=1	01	11	00	11

.....(2 分)

Z / $Q_1^nQ_0^n$	00	01	11	10
X=0	0	0	1	1
X=1	0	0	1	1

.……(1 分)

3.

$J_1 = XQ_0^n, K_1 = Q_0^n$ 或 $D_1 = XQ_0^n\overline{Q_1^n} + \overline{Q_0^n}Q_1^n$ …..... .....……(1 分)

$J_0 = X, K_0 = \overline{X\overline{Q_1^n}}$ 或 $D_0 = X\overline{Q_0^n} + X\overline{Q_1^n}$ ……..... ....……(1 分)

$Z = Q_1^n$ ……..... ....……(1 分)

得分

五、电路如图 5-1 所示，其中 555 定时器的功能如表 5-1 所示。设二极管 VD 具有理想特性，试求：(7 分)

1. 写出电路的名称；
2. 已知该电路的工作波形如图 5-2 所示，计算电路参数 V_{CC}、R_1 和 R_2 的具体数值；
3. 在图 5-2 中画出电路输出 u_o 的工作波形，必须标明信号幅值与时间坐标；
4. 若 555 定时器的第 5 脚接入控制电压 $U_{IC}=V_{CC}$，电路能否正常工作？请简述理由。

表 5-1　555 定时器的功能表

$\overline{R_d}$ (4)	U_{TH}(6)	U_{TL}(2)	U_O(3)	DIS(7)
L	×	×	L	导通
H	$>\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	L	导通
H	$<\frac{2}{3}V_{CC}$	$>\frac{1}{3}V_{CC}$	保持	保持
H	$<\frac{2}{3}V_{CC}$	$<\frac{1}{3}V_{CC}$	H	截止
H	$>\frac{2}{3}V_{CC}$	$<\frac{1}{3}V_{CC}$	H	截止



图 5-1

1. 多谐振荡器。.....……(2 分)
2. $V_{CC}=6\text{V}$;　$0.7R_1C=3.5\text{ms}\Rightarrow R_1=R_2=100\text{k}\Omega$ .....……(3 分)
3.



.....……(1 分)

图 5-2

4. 由于在充电过程中 $u_c(\infty)=V_{CC}$，因此当第 5 脚接入控制电压 $U_{IC}=V_{CC}$ 时，输出始终为高电平，触发器无法置 0，电路不能正常工作。.....……(1 分)

得分

六、由 2/5 分频 10 进制异步加法计数器 74LS90、2/8 分频 16 进制异步加法计数器 74LS93 和 4 位二进制码比较器 74LS85 构成的电路如图 6 所示，已知 $Q_7Q_6Q_5Q_4$ $Q_3Q_2Q_1Q_0$ 初始状态为 0。试分析：(6 分)

1. 设开关 S 切换至触点 1，请按照 $Q_7Q_6Q_5Q_4$ 的顺序画出 74LS93 构成电路的状态转换图；
2. 设开关 S 切换至触点 2，试分析并说明[$Q_7Q_6Q_5Q_4$ $Q_3Q_2Q_1Q_0$]构成多少进制计数器。



图 6

1.



2. 32进制

得分

七、由 16 进制同步加法计数器 74LS163、集成 4 位加法器 74LS283 和存储器构成的电路如图 7 所示。试分析：(8 分)

1. 请写出输出 D_4、D_3 与变量 A_3、A_2、A_1、A_0 之间的最简与-或式；
2. 若[I_1 I_2 I_3 I_4 I_5 I_6 I_7]=[1000111]，请画出 74LS163 的输出 $Q_DQ_CQ_BQ_A$ 完整的状态转换图，并写出 74LS283 的输出 $S_3S_2S_1S_0$ 为何种编码；
3. 若[I_1 I_2 I_3 I_4 I_5]=[11001]，I_6 接 D_2，I_7 接 D_1，保持 $S_3S_2S_1S_0$ 编码方式不变，请直接在图上画出 D_1、D_2 的阵列，并写出此时 $Q_DQ_CQ_BQ_A$ 的输出为何种编码。



图 7*

1. $D_4 = \overline{A}_3 + A_2 + A_1 + \overline{A}_0$

$D_3 = \overline{A}_3 + A_2 + \overline{A}_1$ .....……(2 分)

2



.....……(2 分)

BCD8421.....……(1 分)

3. D_2上m_9 不标代表0，D_1上m_9 标记代表1 （给分原则：都标对**2**分，仅**D1**标对**1**分，仅**D2**标对且**D1**未标不给分）.....……(1分)

余三码 .....……(2分)

得分

八、在图 8 所示电路中，4 位集成加法计数器 74160 在时钟 *CP* 作用下连续工作，计数器的输出如图中虚线所示与 D/A 转换电路的数据端相连。当 D_i= 1 时，控制模拟开关 S_i 接电源 U_{REF} ；当 D_i =0 时，S_i 接地（i = 0,1,2,3)。已知 U_{REF} = - 8V，R_f = R，R_{off} = 0.75R。试分析：(8 分)

1. 请画出图中虚线框内电路的完整状态转换图，并计算计数器的模值；
2. 试分析并写出电路输出 U_O 与二进制数码 $D_3D_2D_1D_0$ 之间的函数表达式；
3. 设 U_{OFF} = 0V，计算电路输出 U_O 的电压范围。



图 8

1. 模 M=3(3 进制) .....……(2 分)

2.

$$U_O = -R_f\left(\frac{U_{REF}}{2^3 R} \times D_n + \frac{U_{OFF}}{R_{OFF}}\right) = -\left[\frac{U_{REF}}{2^3} \times (2^3 D_3 + 2^2 D_2 + 2^1 D_1 + 2^0 D_0) + \frac{4}{3} U_{OFF}\right] \text{.....(4 分)}$$

3. 7V~9V.....……(2 分)

2019 年春季学期数电期末试卷

一、选择与填空(共 8 分)

1. 从 000 开始，写出一组三位循环码：

_____。

2. 逻辑函数式 $Y=(A+B)\cdot\overline{CD}$，则其对偶式 $Y'=$_____。

3. 由 *TTL* 门组成的电路如图 1.3(a)所示，图(b)、(c)、(d)为门电路的特性曲线。试问：当 $A=B=1$ 时，图 1.3(a)中门 G_1 的_____（拉或灌）电流为_____；电压表的读数约为_____。【水木珞研团队 哈工大烟雨学长 QQ3595853207】



图1.3

4. 图 1.4 所示 *CMOS* 门电路的功能是_____。

A. 与门；　　B. 或门；　　C. 与非门；　　D. 或非门



图1.4

5. 某 8 位 D/A 转换器，当输入数字量只有最高位为高电平时输出电压为 5V，若输入为01001000，则输出电压为_____；该 D/A 转换器的分辨率用百分数表示为_____。【水木珞研团队 哈工大学长乌蝇哥 QQ1908845160】

B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

二、（16 分）简答题

1.（4 分）用卡诺图化简逻辑式 $F(A,B,C,D)=\overline{\overline{A\overline{B}\overline{C}}+AC+\overline{\overline{A}\overline{B}D}}$

2.（6 分）用 Verilog HDL 语言实现序列脉冲10101，请将如下代码补充完整，要求写出分析过程。（不用考虑自启动）【水木珞研团队 哈工大烟雨学长 QQ3595853207】

```
module test(clk，Q);
input clk;
output[3：0]Q;

_____
always @ (negedge clk)
begin

    _____
    _____
end
endmodule
```

Verilog HDL 中位运算操作符

与：&

或：|

非：~

B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

3.（6 分）电路如图 2.3(a)所示，在图 2.3(b)中画出输出U_O的波形，并标出电压的幅值。74LS90 的输出[$Q_DQ_CQ_BQ_A$]的初态为[0000]。



图 2.3（a）



图 2.3（b）

B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

三、(10 分) 电路如图 3(a)所示，$[Q_1Q_0]$ 的初值为[00]。

1.画出$[Q_1Q_0]$的状态转换图：

2.在图 3(b)中画出在 CP 作用下 Q_1、Q_0、C、D 的波形。



图 3（a）



图 3（b）

B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

四、（8 分） 设计 144 进到计数器。

1. 在图 4(a)中，用一片 74LS161 和一片 74LS160 实现，要求 74LS161 为低位芯片，74LS160 为高位芯片，**只允许外加非门**。【水木珞研团队 哈工大烟雨学长 QQ3595853207】

2. 在图 4(b)中，用一片 74LS90 和一片 74LS93 实现，要求 74LS90 为低位芯片，74LS93 为高位芯片，**最多只允许外加 2 个两输入与门**。



图 4（a）



图 4（b）

B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

五、(8 分) 图 5 所示电路中，74LS193 为双时钟同步 4 位二进制加/减计数器（其功能见表 5)。设计电路，使[$Q_DQ_CQ_BQ_A$]从[0000]加法计数至[1001]，然后再从[1001]减法计数至[0000]，如此往复，在图中用所示器件通过连线完成设计，不允许外加任何器件，ROM 阵列设计时尽量最简。



图 5

表 5 74LS193 的功能表

输入								输出			
CR	$\overline{LD}$	CP_+	CP_-	D	C	B	A	Q_D	Q_C	Q_B	Q_A
1	×	×	×	×	×	×	×	0	0	0	0
0	0	×	×	D	C	B	A	D	C	B	A
0	1	↓	1	×	×	×	×	加计数			
0	1	1	↓	×	×	×	×	减计数			
0	1	1	1	×	×	×	×	保持			

B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

六、（10 分）在图 6 的基础上完成一个变模计数器的设计，当控制变量 $X=0$ 时，为四进制加法计数器，计数循环为 $[Q_1Q_0]=[00]=[01]=[10]=[11]=[00]$；当 $X=1$ 时，为三进制加法计数器，计数循环为 $[Q_1Q_0]=[00]=[01]=[10]=[00]$。用两个 D 触发器和双四选一数据选择器 $74LS153$ 实现该电路设计。

1.画出该电路的次态卡诺图;

2.写出电路的状态方程; 【水木珞研团队 哈工大烟雨学长 QQ3595853207】

3.在图 6 中完成电路设计（不允许额外再增加门电略，不能改变已连接好的电路，D 触发器的 $\overline{Q}$ 端不允许使用）。



图 6

B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

七、（10 分）由 555 定时器构成的电路如图 7(a)所示，输入信号u_i的波形如图 7(b)所示，当输入电压u_i产生负脉冲时，扬声器Y会鸣响发出报警信号。

其中 555 定时器输出高电平为 6V，低电平 0V，VT 导通时为饱和导通。导通压降可忽略不计，$R_1=500\text{k}\Omega$，$R_2=10\text{k}\Omega$，$R_3=20\text{k}\Omega$，$C_1=10\mu\text{F}$，$C_2=0.047\mu\text{F}$。

1. 由 555 定时器I、II构成的电路名称分别是什么？

2. 计算扬声器的报警信号频率。【水木珞研团队 哈工大学长乌蝇哥 QQ1908845160】

3. 设计u_M，使u_i产生负脉神 1，2，3 时，报警信号分别鸣响$2s$，$3.5s$，$5.5s$。在图 7(b)中画出所设计的电压u_M、输出电压u_{O1}和u_{O2}的波形。



图 7（a）



图 7（b）

B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

2019 春数电参考答案

一、(每空 1 分)

1. $000 \rightarrow 001 \rightarrow 011 \rightarrow 010 \rightarrow 110 \rightarrow 111 \rightarrow 101 \rightarrow 100$
2. $Y' = A \cdot B + \overline{C + D}$
3. 灌；10mA；0.2V【水木珞研团队 哈工大烟雨学长 QQ3595853207】
4. B
5. 2.81V；0.39% 【水木珞研团队 哈工大学长乌蝇哥 QQ1908845160】

二、

1.

卡诺图

$\overline{AD} + B\overline{C} + \overline{A}B$

2.

$reg[3:0]Q$；

$Q <= (Q << 1)$；或 $Q <= (Q >> 1)$；

$Q[0] <= (\sim Q[3]) | (\sim Q[0])$；或 $Q[3] <= (\sim Q[3]) | (\sim Q[0])$；

3.

全对

AD7524 输出会算【水木珞研团队 哈工大学长乌蝇哥 QQ1908845160】

74LS90 输出如果按 BCD8421 码计算



B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

三、(10 分)



四、(8 分)

1.【水木珞研团队 哈工大烟雨学长 QQ3595853207】





2.



B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

五、(8 分)



六、(10 分)

1. 次态 $Q_1^{n+1}Q_0^{n+1}$ 的卡诺图

X \ $Q_1^nQ_0^n$	00	01	11	10
0	01	10	00	11
1	01	10	xx	00

2. 状态方程：

$$Q_0^{n+1}=\overline{X}\,\overline{Q_0^n}+\overline{Q_1^nQ_0^n}$$

$$Q_1^{n+1}=\overline{X}Q_1^n\overline{Q_0^n}+\overline{Q_1^n}Q_0^n$$

【水木珞研团队 哈工大学长乌蝇哥 QQ1908845160】

3.



B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

七、(10 分)

1. 单稳态触发器，多谐振荡器【水木珞研团队 哈工大烟雨学长 QQ3595853207】

2. $T=0.7(R_2+2R_3)$　$C_2=0.7\times 50\text{k}\Omega\times 0.047\mu\text{F}=1.645\text{ms}$　$f=608\text{Hz}$

3.



B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

主管领导审核签字

哈尔滨工业大学 2019 学年 秋 季学期

数字电子技术基础 试 题

题号	一	二	三	四	五	六	七	八	总分
得分									
阅卷人									

片纸鉴心 诚信不败

授课教师 姓名 学号 院系 密 封 线

得分

一、填空、判断(共 12 分)

1. 有一个 BCD5421 码表示的数据为 100100101100，则其表示的十进制数是_____。

2. 判断下数说法是否正确，正确的打 √，错误的打×。

a. CMOS 逻辑电路的静态功耗和动态功耗很小，适合制作大规模集成电路。（ ）

b．任意两个最大项之和等于 1。（ ）

c．卡诺图表示逻辑式时，填 1 的方格所对应的最小项取值恒等于 1。（ ）

d．在集成式计数器内部，若所有触发器不共用一个时钟源，则该计数器具有异步清零功能。（ ）

3. 将函数式 $F(A,B,C)=AC+B$ 写成最大项之积的形式为 $\prod M$ (_____).

4. 由 TTL 门电路和传输门构成的电路如图 1-1 所示，其逻辑函数的表达式 F = _____。



图 1-1



图 1-2

5. 电路如图 1-2 所示，由触发器 FF_2 和 FF_1 构成的是_____进制计数器，假设初始状态 $Q_2Q_1=00$，经过 620 个时钟周期触发器的输出 Q_2Q_1 =_____。

6. 用 16 片容量为 8K×4bit 的存储器进行扩展构成位长度为 16 的存储器，若对扩展后的存储器进行数据读写操作需要_____根地址线。

7. 某 D/A 转换器的输出为 0~12.285 V 的模拟电压，其输入数字量仅最高位为 1 时，输出电压为 6.144 V，则该 D/A 转换器的位数为_____，最小分辨电压 U_{LSB} 为_____mV。

得分

二、简答题：(16 分)

1. 使用卡诺图方法获得函数 P 的最简与或式。$P(A,B,C,D)=\sum m(0,1,2,5,8,10,11)$，约束条件为：$B\overline{C}\overline{D}+ABC=0$。

2．图 2-1 所示电路均由 TTL 门电路构成，设高电平电压值为 3.6V，低电平电压值为 0.3V；万用表内阻 20KΩ/V，量程 5V。已知 A、B、C、D 的取值与开关 S 的状态如表 2-1 所示。请将各种情形下的电压表读数填入表 2-1 中。



图 2-1

表 2-1

A B C D	S	V_1(V)	V_2(V)
0 0 0 0	断开		
0 0 1 1	断开		
0 1 0 0	闭合		
1 1 0 0	闭合		

授课教师 姓名 学号 院系

3．电路如图 2-2 所示，试画出在 *CP* 作用下输出 Q_0、Q_1、A、Q_2 的波形图。设各触发器的初态为“0”。





图 2-2

4．用一片 74LS283 和半加器实现二个 5 位二进制数 $A_5A_4A_3A_2A_1$ 和 $B_5B_4B_3B_2B_1$ 的加法运算，和为 $S_5S_4S_3S_2S_1$，进位为 C_5，请在图 2-3 中完成设计。





图 2-3

得分

三、（8 分）

某考试有两个科目：科目一和科目二。有四个裁判 A、B、C、D。科目一通过要求：A 裁判判定通过并且其他三个裁判至少两人判定通过；科目二通过要求：B 裁判判定通过并且其他三个裁判至少两人判定通过；设计此考试的判定结果电路，输出为 Y_1 和 Y_2，分别表示科目一和科目二是否通过。

(1)列写真值表，写出 Y_1 和 Y_2 的表达式。

(2)用两片 138 和 2 个与非门实现，在图 3(a)中完成设计。

(3)用一片 74LS153 和若干非门实现，在图 3(b)中完成设计。



(a)



(b)

图 3

院系_____ 学号_____ 姓名_____ 授课教师_____
密 封 线

得分

四、(6 分)

根据下面 Verilog HDL 语言描述的电路功能回答问题。其中 iCLK 为系统时钟输入, RST_N 为系统复位信号，DI，DI_EN 为外部输入。请回答：

(1)说明该程序复位信号为何种类型(同步和异步)？

(2)写出 CS 的完整的状态转换图，图中标明状态转换的条件。

```
module Test(iCLK,RST_N,DI,DI_EN,DO);
input       iCLK;
input       RST_N;
input       DI;
input       DI_EN;
output      DO;

wire        iCLK;
wire        RST_N;
wire        DI;
wire        DI_EN;
wire        DO;
reg [1:0]   CS;
reg [1:0]   NS;

parameter   IDLE = 2'h0;
parameter   S_0    = 2'h1;
parameter   S_1    = 2'h2;
parameter   S_2    = 2'h3;

always @ (posedge iCLK or negedge RST_N)
begin
   if(!RST_N)
      CS <= IDLE;
   else
      CS <= NS;
end

always @ (CS or DI_EN or DI)
begin
      case(CS)
         IDLE:       if (DI_EN && DI)                NS = S_1;
                   else if (DI_EN && (!DI))          NS = S_0;
                      else                           NS = IDLE;
         S_0:      if (!DI)                         NS = S_0 ;
                      else if (DI)                   NS = S_1;
                      else                           NS = IDLE;
         S_1:      if (!DI)                         NS = S_0;
                      else if (DI)                   NS = S_2;
                      else                           NS = IDLE;
         S_2:      if (!DI)                         NS = S_0;
                      else if (DI)                   NS = S_2;
                      else                           NS = IDLE;
         default:                                    NS = IDLE;
      endcase
```

```
end
assign DO= ((CS == S_2) && (DI));
endmodule
```

密 封 线

授课教师 姓名 学号 院系

得分

五、 (6 分)

图 4(a)是由 JK 触发器和 ROM 构成的电路，其中 JK 触发器是由 TTL 门电路构成的。分析电路并回答下列问题：

(1) 写出 $Q_3Q_2Q_1Q_0$ 的状态方程，列出状态转换表并画出其完整的状态转换图；

(2) 在图 4(b)中画出时钟 *CP* 作用下 *F* 的波形，假设 $Q_3Q_2Q_1Q_0$ 的初态为“0000”。



(a)



(b)

图 4

得分

六、(6 分)

采用计数器 74LS160，74LS93，4 位二进制数码比较器 74LS85 组成的电路如图 5 所示，假设计数器 74LS160 和 74LS93 的初态 $Q_DQ_CQ_BQ_A$ 均为 0000。

（1）当开关 S_0 接到①端，画出计数器 74LS93 输出 $Q_DQ_CQ_BQ_A$ 完整的状态转换图；

（2）当开关 S_0 接到②端，写出计数器 74LS160 构成多少进制的计数器；



图 5

授课教师 _____ 姓名 _____ 学号 _____ 院系 _____

得分

七、(8 分)

由 555 定时器和加法计数器 74LS163 构成的电路如图 6(a)所示，假设 VD_1 为理想二极管。回答下列问题：

(1)写出虚线框 I，III 电路的功能；

(2)分析虚线框 II 和 III 共同构成几进制计数器，并按照 $Q_DQ_CQ_BQ_A$ 的顺序画出完整的状态转换图(Q_D 为高位)；

(3)计算输出信号 u_{o2} 的频率；

(4)在图 6(b)中画出 u_{o1} 和 Q_A 的波形，假设 $Q_DQ_CQ_BQ_A$ 的初始状态为“0000”。



(a)



(b)

图 6

得分

八、(8 分)

某 4 位双积分型 AD 转换器电路如图 7(a)所示。其中，U_I 为输入模拟量，$D_3D_2D_1D_0$ 为输出数字量，参考电压 V_{REF}=0.5V，时钟脉冲 CP 的频率为 10kHz，R=10kΩ，C=1μF。电路在进行 AD 转换前，计数器 74LS161 的输出 $D_3D_2D_1D_0$=0000，开关 S 闭合一段时间后打开，电路在进行 AD 转换时，开关 S1 首先打至 U_I，当控制逻辑电路的触发信号为下降沿时，输出将开关 S1 打至-V_{REF}，控制逻辑电路只能触发一次。

1. 写出电路的数字量输出代表的十进制数 Dn 与 u_I 的关系表达式。

2.当输入 U_I=0.4V 时，完成转换后输出的数字量 $D_3D_2D_1D_0$ 是多少？完成转换所需要的时间是多少？

3. 若将此 AD 转换器分辨率提高到 8 位，在图 7(b)中完成设计，并与图 7(a)连在一起，要求不加器件，只通过连线完成。

4．在上问的基础上，在进行 AD 转换前，输出数字量 $D_7D_6D_5D_4D_3D_2D_1D_0$ 的初始状态为 00000000，当输入 U_I 为 6V 时，AD 转换后，输出数字量 $D_7D_6D_5D_4D_3D_2D_1D_0$ 为多少？



(a)



(b)

图 7

2019 秋数电参考答案

一、

1、629

2、×√√×

3、0,1,4

4、$A\overline{C}$【水木珞研团队 哈工大烟雨学长 QQ3595853207】

5、3，10

6、8

7、12，0.003

解析：列两个方程组，解出 V_{ref} 和 n【水木珞研团队 哈工大学长乌蝇哥 QQ1908845160】

二、

1、



$P=\overline{AC}+AC+\overline{BD}$

2、

A	B	C	D	S	$V_1(\mathrm{V})$	$V_2(\mathrm{V})$
0	0	0	0	断开	1.4V	3.6V
0	0	1	1	断开	1.4V	0.3V
0	1	0	0	闭合	1.4V	3.6V
1	1	0	0	闭合	1.4V	0V

B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

3、

$$D_0 = A, D_1 = A, A = \overline{Q_0 + Q_1}, D_2 = \bar{Q}_2;$$

$$Q^{n+1}{}_0 = A = Q^{n+1}{}_1, Q^{n+1}{}_2 = \bar{Q}_2^n$$



4、

半加法器作为低位，其输出接入 74LS283



B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

三、

（1）记通过为 1，不通过为 0，则可列真值表如下所示。

真值表

A	B	C	D	Y_1	Y_2
0	0	0	0	0	0
0	0	0	1	0	0
0	0	1	0	0	0
0	0	1	1	0	0
0	1	0	0	0	0
0	1	0	1	0	0
0	1	1	0	0	0
0	1	1	1	0	1
1	0	0	0	0	0
1	0	0	1	0	0
1	0	1	0	0	0
1	0	1	1	1	0
1	1	0	0	0	0
1	1	0	1	1	1
1	1	1	0	1	1
1	1	1	1	1	1



$$Y_1 = ABD + ABC + ACD$$

【水木珞研团队 哈工大烟雨学长 QQ3595853207】



$$Y_2 = ABD + ABC + BCD$$

B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

（2）



（3）



B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

四、

（1）异步【水木珞研团队 哈工大学长乌蝇哥 QQ1908845160】

（2）



五、地址译码器不在考试范围内【水木珞研团队 哈工大烟雨学长 QQ3595853207】

六、

（1）S0 接①端视为接左侧；



（2）接②端视为接右侧，74*LS*93 没有异步清零功能

74*LS*160

Q_D	Q_C	Q_B	Q_A
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0 → 0 0 0 0

异步清零

74*LS*93

Q_D	Q_C	Q_B	Q_A
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0
0	0	0	1

74*LS*160 构成 8 进制

B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

七、

（1）一是多谐振荡器，二是单稳态触发器

（2）$Q_DQ_C=11$时，同步清零；$Q_C=0$时，同步置数，$DCBA=Q_D100$

Q_D	Q_C	Q_B	Q_A
0	0	0	0
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	1	0	0
0	0	0	0



构成 7 进制计数器

（3）先计算多谐振荡器的周期$T_{cp}=0.7(14.3\text{k}+14.3\text{k}\times2)\times10^{-7}=3\text{ms}$

再计算u_{o2}的周期T；$T=7T_{CP}+1.1RC=25.4\text{ms}$，频率=$\dfrac{1}{T}=39.37\text{Hz}$

（4）



八、

1.

$$D_n=\frac{T_1}{T_{cp}U_{ref}}U_I=\frac{2^n}{U_{ref}}U_I=\frac{2^4}{0.5}U_I=32U_I$$

2.

$$D_{0.4\text{V}}=32\times0.4=12.8\approx13$$

$$D_3D_2D_1D_0=1101$$

$$T_{cp}=\frac{1}{10\text{kHz}}=0.1\text{ms}$$

$$T_1=N_1T_{cp}=2^nT_{cp}=2^4\times0.1\text{ms}=1.6\text{ms}$$

$$T_2=DT_{cp}=13\times0.1\text{ms}=1.3\text{ms}$$

$$T=T_1+T_2=1.6+1.3=2.9\text{ms}$$

B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

3.



4. $D_7D_6D_5D_4D_3D_2D_1D_0 = 00000000$

B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

哈尔滨工业大学 2020 学年 春 季学期

数字电子技术基础 试题

题号	一	二	三	四	五	六	七	总分
得分								
阅卷人								

片纸鉴心 诚信不败

一、填空与选择判断(共 12 分)

1. 已知函数 $F=AB+BC$，令 $F=1$ 的输入 ABC 组合为_____。

a. $ABC=000$　b. $ABC=010$　c. $ABC=101$　d. $ABC=110$

2. 判断下述说法是否正确，正确者在其后(　　)内打√，反之打×。

(1) 门电路的噪声容限越小，抗干扰能力越强。(　　)

(2) TTL 或非门的多余输入端，可以通过 10kΩ电阻接地处理。(　　)

(3) 三态门输出高阻态时，其输出端相当于悬空。(　　)

3. 集电极开路门在工作时，必须外加_____和_____。

4. 逻辑电路如图 1.1 所示。当 $X=1$，$\overline{S}=0$，$\overline{R}=1$ 时，电路的输出状态为 _____ 。

a. 高阻态　b. 0 态　c. 1 态



图 1.1

5. 已知 8 位 D/A 转换器的最大输出电压是 9.945V，当输入代码为$(10111001)_2$时，转换器输出的电压为_____V。(小数点后保留 3 位有效数字)

6. 已知某 D/A 转换器的输出误差ΔU_O与数字量 D 值无关，在一定温度条件下，该误差为恒定值，这种误差产生的原因是_____。

7. 由 RAM6116 组成的电路如图 1.2 所示，试分析电路中 RAM 的总容量为_____bit；寻址范围为_____H~_____H。



图 1.2

二、简答题：(15 分)

1. 已知用逻辑分析仪测得某组合逻辑电路的输入和输出工作波形如图 2.1 所示。试求：
   (1) 请分别画出电路输出 Y_1、Y_2 的函数卡诺图；
   (2) 化简并写出 Y_1 的最简**与-或**式，Y_2 的最简**与-或-非**式；
   (3) 设 $F=Y_1+Y_2$，化简求 F 的最简与-或式。



图 2.1

2. 逻辑电路如图 2.2 所示，试分析并列写电路的输出逻辑函数表达式(不用化简！)。



图 2.2

3. 由集成双向移位寄存器 74LS194 构成的序列信号发生电路如图 2.3(a)所示，设移位寄存器的输出 $Q_DQ_CQ_BQ_A$ 的初态为“0101”。在图 2.3(b)所示时钟 *CP* 控制下，试画出 *F* 端的工作波形。



(a)　　(b)

图 2.3

4. 并行比较型 A/D 转换电路如图 2.4 所示，设 $U_{REF}=+10V$。试求：

(1) 图示转换电路的最大量化误差值；

(2) 当电路输入 $U_I=4V$ 时，电路输出的 3 位二进制数码 *CBA* 为何值？。



图 2.4

三、已知逻辑电路如图 3 所示，图中 X_2、X_1、X_0 为输入变量，*K* 为控制变量，Y_2、Y_1、Y_0 为输出。试求：(7 分)

(1) 列写电路输出 Y_2、Y_1、Y_0 的函数表达式(不用化简！)；

(2) 当 *K*=0 和 *K*=1 时，试分析并分别写出电路的逻辑功能。



图 3

四、请用数据选择器 74LS153 和 2 个 D 触发器设计一个时序逻辑电路。功能要求：输入 $XY=00$ 时，执行加法计数；输入 $XY=01$ 时，执行减法计数，输入 $XY=10$ 时，执行同步清零功能。试求：(8 分)

(1) 完整填写表 4.1 中的内容。

(2) 求电路的状态方程。

(3) 在图 4 中完成电路设计。（只允许增加尽可能少的非门电路！）

表 4.1

X	Y	Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}



图 4

五、电路如图 5(a)所示，74LS161 为中规模集成同步加法计数器，74LS90 为中规模集成异步加法计数器，74LS85 为为中规模四位数码比较器。设时钟 CP 的频率为 92 Hz，计数器的初态均为“0000”。试求：(12 分)

1. 当开关 S 切换至触点②接高电平时，请按照 $Q_DQ_CQ_BQ_A$ 的顺序，画出 74LS161 构成电路的状态转换图(画出有效状态即可！)；

2. 当开关 S 切换至触点②时，在 74LS161 输出有效状态的驱动下，要求数码管依次显示如图 5(b)所示字型“H I T 1 0 0”。为实现此功能，请将表 5.1 所示 2716 存储数据表中，与显示字型相关的地址单元中的存储数据补充完整。

3. 设开关 S 切换至触点①，计数器的初态均为“0000”。试分析计算 74LS161 输出端 Q_D 的输出信号周期和占空比。



图 5 (a)



图 5 (b)

表 5.1　EPROM 2716 存储数据表

A_3	A_2	A_1	A_0	存储数据（十六进制）	A_3	A_2	A_1	A_0	存储数据（十六进制）
0	0	0	0	$(91)_{16}$	1	0	0	0	
0	0	0	1		1	0	0	1	
0	0	1	0		1	0	1	0	
0	0	1	1		1	0	1	1	
0	1	0	0		1	1	0	0	
0	1	0	1		1	1	0	1	
0	1	1	0		1	1	1	0	
0	1	1	1		1	1	1	1	

六、由 555 定时器构成的救护车扬声器发音电路如图 6 所示。设 555 定时器的输出 U_{OH}=11V，U_{OL}=0V，输出电阻可忽略不计。在图示电路参数下，试求： (小数点后保留 2 位有效数字) (8 分)

(1) 写出 555 定时器(I)所构成电路功能；

(2) 当 u_{o1} 输出高电平时，计算扬声器的高音频率及高音持续时间；

(3) 当 u_{o1} 输出低电平时，计算扬声器的低音频率及低音持续时间。



图 6

七、试分析：(8 分)

1. 根据下面 Verilog HDL 语言的描述，CLK 为周期 *T*cp 的时钟信号，RST_n 为复位信号，LD_n 为置数信号，ET 为计数使能信号，RCO 为进位输出信号，DataIn 为并行输入数据。如果要实现低电平异步清零，低电平同步置数的 10 进制加法计数器，在①②③中填入适当的语句。

```
module
Counter(CLK,RST_n,ET,LD_n,DataIn,Data,RCO);
input     CLK;
input     RST_n;
input     ET;
input     LD_n;
input[3:0] DataIn;
output    reg[3:0] Data;
output    RCO;
parameter Model =    ①    ;
always@(posedge CLK or negedge RST_n)
begin
      if(!RST_n)
      begin
      ____②____;
      end
      else if(!LD_n)
      begin
      ____③____;
      end
      else if(ET)
      begin
            if(Data== Model)
            begin
                  Data <= 4'd0;
            end
            else
            begin
                  Data <= Data + 4'd1;
            end
      end
      else
          Data <= Data;
end
assign RCO = (Data == Model && ET )? 1'b1:1'b0;
endmodule
```

2. 在完成上题 1 的前提条件下，请在下面程序中采用实例化的方法，完成①②③的程序，实现 10000 进制计数器。

```
module TimeSet(CLK,RST_n,ET,LD_n,Data,CO);
input     CLK;
input     RST_n;
input     ET;
input     LD_n;
output[15:0] Data;
output    CO;
wire[3:0] RCO;
assign CO = RCO[3];
Counter
cnt1(.CLK(CLK),.RST_n(RST_n),.ET(ET),.LD_n(LD_n),.DataIn(4'b0000),.Data(Data[3:0]),.RCO(RCO[0]));
Counter cnt2(.CLK(CLK),.RST_n(RST_n), LD_n(LD_n),.DataIn(4'b0000),___①___);
Counter cnt3(.CLK(CLK),.RST_n(RST_n), LD_n(LD_n),.DataIn(4'b0000),___②___);
Counter cnt4( CLK(CLK),.RST_n(RST_n), LD_n(LD_n),.DataIn(4'b0000),___③___);
endmodule
```

哈尔滨工业大学 2020 学年 春 季学期

数字电子技术基础 试题

一、填空与选择判断(共 12 分)

1. d

2. (1) (×) (2) (×) (3) (√)

3. 电源、上拉电阻(电阻)

4. c

5. 7.215 V

6. 运放的零点漂移(零漂或温漂)。

7. 16K×8(=128K) bit； 4000 H~ 7FFF H

二、简答题：(15 分)

1. (6 分)

(1) 函数卡诺图略；

(2) $Y_1 = \overline{B}\overline{D} + BD$

$$Y_2 = \overline{AB + C\overline{D} + B\overline{C} + \overline{A}\overline{D}}$$

(3) $Y_1 + Y_2 = \overline{B} + D$

2. (3 分)

$$F = A \oplus B \odot C = \overline{A \oplus B \oplus C}$$ ……(3 分)

3. (3 分)



(b)* ……(3 分)

4. (3 分)

(1) 最大量化误差值——1.25V。

(2) *CBA* 为 010

三、 (7 分)

答：(1) $Y_2 = X_2$

$$Y_1 = X_2 \oplus X_1$$

$$K = 0 \Rightarrow Y_0 = X_2 \oplus X_1 \oplus X_0;\ \ K = 1 \Rightarrow Y_0 = X_1 \oplus X_0$$

(2) 当 K=0 时，电路实现从 3 位循环码到 3 位自然二进制码的转换。

(3) 当 K=1 时，电路实现从 3 位自然二进制码到 3 位格雷码(循环码)的转换。

X	Y	Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}
0	0	0	0	0	1
0	0	0	1	1	0
0	0	1	0	1	1
0	0	1	1	0	0
0	1	0	0	1	1
0	1	0	1	0	0
0	1	1	0	0	1
0	1	1	1	1	0
1	0	0	0	0	0
1	0	0	1	0	0
1	0	1	0	0	0
1	0	1	1	0	0
1	1	x	x	x	x

四、 (8 分)

(1)表 4.1　画真值表或函数卡诺图

(2)

$Q_2^{n+1} = \bar{X}$（$\bar{Y}\overline{Q_2^n}Q_1^n + \bar{Y}Q_2^n\overline{Q_1^n} + Y\overline{Q_2^n}\overline{Q_1^n} + YQ_2^nQ_1^n$）

$Q_1^{n+1} = \bar{X}\left(\bar{Y}\overline{Q_2^n}\overline{Q_1^n} + \bar{Y}Q_2^n\overline{Q_1^n} + Y\overline{Q_2^n}\overline{Q_1^n} + YQ_2^n\overline{Q_1^n}\right) = \bar{X}\left(\overline{Q_2^n}\overline{Q_1^n} + Q_2^n\overline{Q_1^n}\right) = \bar{X}\overline{Q_1^n}$（化简不化简都行）

(3)



图 4*

D 端、Q 端接对

X 接对，Y 接对.....……(4 分)

注意：2Y，1Y 可互换，对应 Di 部分互换就行；

EN_2 必须接 X，A1A0 可接 Y，Q2 或 Q1，如果接 YQ2，D3-D1 为 Q_1，$\overline{Q_1^n}$，$\overline{Q_1^n}$，Q_1；

EN_1 使能可接地，能实现$Q_1^{n+1} = \bar{X}\overline{Q_1^n}$就行，若 A1A0 接 Q2Q1，D0、D2 接$\bar{X}$，D1、D3 接 0）

五、 (12 分)

1.



若按异步置数功能分析，缺少 0000 和 1000 两个状态，变成四进制则酌情给 1 分，其余不给分。

2. **表 5.1　EPROM 2716 存储数据表**

A_3	A_2	A_1	A_0	存储数据（十六进制）	A_3	A_2	A_1	A_0	存储数据（十六进制）
0	0	0	0	**(91)$_{16}$**	1	0	0	0	**(9F)$_{16}$**
0	0	0	1		1	0	0	1	
0	0	1	0		1	0	1	0	
0	0	1	1		1	0	1	1	
0	1	0	0		1	1	0	0	
0	1	0	1		1	1	0	1	
0	1	1	0	**(F3)$_{16}$**	1	1	1	0	**(03)$_{16}$**
0	1	1	1	**(73)$_{16}$**	1	1	1	1	**(03)$_{16}$**

3. 周期：　　0.25 秒

占空比：　　11/23　　47.8%　或 48%　都可以

六、 (8 分)

答：

(1) 多谐振荡器.

(2) $t_H = (R_1 + R_2)C_1 \ln 2 = 1.1\text{s}$；

$f_1 = \dfrac{1}{1.63\text{ms}} = 613.5\text{Hz}$ (注意：因为计算误差，结果略有偏差)

(3) $t_L = R_2 C_1 \ln 2 = 1.04\text{s}$；

$f_2 = \dfrac{1}{1.14\text{ms}} = 877.2\text{Hz}$ (注意：因为计算误差，结果略有偏差)

七、 (8 分)

答：1.

① 4'd9（各种形式都可以，9、4'b1001、4'H9）.

② ②Data <= 4'd0　(4'B0000、4'H0、0)

③　　Data <= DataIn

2.

①　.ET(RCO[0]),.Data(Data[7:4]),.RCO(RCO[1])

②　.ET(RCO[1]),.Data(Data[11:8]),.RCO(RCO[2])

③　.ET(RCO[2]),.Data(Data[15:12]),.RCO(RCO[3])

主管领导审核签字

哈尔滨工业大学 2020 学年 秋 季学期

数字电子技术基础 试题

题号	一	二	三	四	五	六	七	总分
得分								
阅卷人								

片纸鉴心 诚信不败

授课教师 姓名 学号 院系

密 封 线

得分

一、(12 分)填空与判断

1. 已知逻辑函数$F = AB + \bar{A}C + BC$，其对偶式的最简与-或逻辑表达式为_____。

2. 图 1.1 所示为 CMOS 传输门构成电路，该电路输出 F 的逻辑表达式为_____。



图 1.1

A	B	F
0	0	1
0	1	0
1	0	0
1	1	0

图 1.2



图 1.3

3. 已知某逻辑门的真值表如图 1.2 所示，该门电路的逻辑功能为_____。

4. 由 TTL 门组成的电路如图 1.3 所示，已知其输入短路电流为 I_{IS}＝1.6mA，高电平输入漏电流 I_{IH}＝40μA。试问：当 A = 1、B =0 时，G1 的输出电流为_____mA。

5. 判断下列说法是否正确：(正确用√表示，错误用×表示。)

1) CMOS 门电路的输入端悬空时相当于接高电平，输入端通过电阻接地时相当于接低电平。(　　)

2) 推挽式输出结构的 TTL 门电路输出端是可以并联使用的。(　　)

3) 三态门是指门电路有三种输入状态。(　　)

4) 为保证双积分型 A/D 转换器能够正常工作，其$|U_{REF}| > |U_I|$。(　　)

6. 用 EPROM 实现 4 位二进制数码的平方运算，则 EPROM 至少具有_____根地址线和_____根位线。

7. 集成 8 位数-模转换器 AD7524 的应用电路如图 1.4 所示，图中 D_0～D_7 为数据输入，$\overline{CS}$为片选信号，$\overline{WR}$为写入命令，电源$V_{DD} = U_{REF} = +5V$，其输出电压为_____V，分辨率为_____mV。



图 1.4

得分

二、(16 分)简答题

1. 用卡诺图化简带有约束条件的逻辑函数 P，写出其最简与或表达式。

$P(A,B,C,D) = \sum m(3,6,8,9,11,12) + \sum d(0,1,2,13,14,15)$ 。

AB \ CD	00	01	11	10
00				
01				
11				
10				

2. 电路如图 2.2 所示，试分析并写出电路输出 P 的逻辑函数表达式；在图 2.2(b)中给定输入波形的作用下，对应画出 P 的工作波形。



图 2.2(a)



图 2.2(b)

授课教师 姓名 学号 院系

3. 由 ROM 和 D 触发器构成的逻辑电路如图 2.3 所示，设触发器的初态为“0”。请写出该电路的逻辑功能，并且以 Q_2 为高位，画出电路的完整状态转换图。



图 2.3

4. 电路如图 2.4 所示，试分析构成多少进制计数器。



图 2.4(a)



图 2.4(b)

得分

三、(8 分)设计一个组合逻辑电路，已知该电路有 3 个输入逻辑变量 A、B、C 和 1 个工作状态控制变量 M，输出为 Y。要求：当 M=0 时，电路实现“意见一致”功能(A、B、C 状态一致时，输出为 1，否则输出为 0)；当 M=1 时，电路实现“多数表决”功能(即输出与 A、B、C 中多数的状态一致)。

(1) 列写电路的功能真值表；

(2) 写出电路输出 Y 的最简与-或逻辑表达式；

(3) 在图 3 中完成电路设计，允许使用适当的门电路，图中 74LS153 为双 4 选 1 数据选择器。



图 3

密 封 线

院系_____ 学号_____ 姓名_____ 授课教师_____

得分

四、(8 分)图 4(a)所示为同步时序逻辑电路的状态转换图，设用 J-K 触发器设计实现该逻辑功能。试分析：

1. 写出该图所示的逻辑功能；
2. 写出电路的输出方程和触发器的状态方程；
3. 写出每个触发器的驱动方程；
4. 在图 4(b)中完成电路设计，允许添加必要的门电路。



图 4(a)



图 4(b)

得分

五、(7 分)电路如图 5(a)所示，图中 74LS138 为中规模 3 线-8 线译码器，74LS90 为中规模异步加法计数器。试求：

1. 设 74LS90 的初态为“0000”，请按照 $Q_AQ_DQ_CQ_B$ 的顺序，画出图中虚线框内电路的状态转换图；
2. 试分析在 *CP* 控制作用下，按照 $Q_AQ_DQ_CQ_B$ 的顺序输出哪种编码？
3. 在图 5(b)所示时钟波形作用下，画出电路输出的序列信号 *F* 的工作波形。



图 5(a)



图 5(b)

密 封 线
授课教师
姓名
学号
院系

得分

六、(9 分)电路如图 6(a)所示。试求：

1. 写出 555 定时器所构成应用电路的名称；
2. 写出 555 定时器输出信号 u_O 的周期 T 及占空比 $duty$ 表达式；
3. 在图 6(b)中对应画出 u_O、CP、Q、Y_1、Y_2 的工作波形(必须标明时间轴的对应关系)。



图 6(a)



图 6(b)

得分

七、(10 分)试分析：

1. 根据 Verilog HDL 语言的描述，写出该模块的逻辑功能，并在图 7(a)中填写该模块的功能表。

```
module work(out,reset,clk,x);
output[8:0] out;
input clk,reset,x;
reg[8:0] out;
always @(posedge clk or negedge reset)
begin
if(!reset)
      out<= 0;
else if (!x)
      begin
      out<= out + 1;
      if (out==400)
      out<= 0;
      end
      else
      begin
      out<= out - 1;
      if (out==511)
      out<= 399;
      end
end
endmodule
```

work模块功能表

reset	*clk*	*x*	*out*

图 7(a)

2. 设上例中功能模块的 x =0 时，请用图 7(b)中的中规模同步加法计数器 74LS162 和中规模异步加法计数器 74LS90 设计完成相同的逻辑功能。要求使用最少的门电路。



图 7(b)

2020 秋数电参考答案

一、

1、$\overline{A}B+AC$

解析：对偶式再展开 $\dot{F}=(A+B)(\overline{A}+C)(B+C)=\overline{A}B+BC+AC=\overline{A}B+AC$

2、$F=AB\cdot V_{DD}$【水木珞研团队 哈工大烟雨学长 QQ3595853207】

3、当 AB 同时为 0 时，$F=1$

4、0.16

5、（1）×（2）×（3）×（4）×

6、略（不考）

7、–4.375；0.0195【水木珞研团队 哈工大学长乌蝇哥 QQ1908845160】

二、

1、解：

AB \ CD	00	01	11	10
00	×	×	1	×
01	0	0	0	1
11	1	×	×	×
10	1	1	1	0

由卡诺图得：$P=\overline{B}D+A\overline{C}+\overline{A}C\overline{D}$

2、解：

$$C=0：\ P=A\oplus B$$
$$C=1：\ P=1\oplus B=\overline{B}$$

则有：

$$P=\overline{C}(A\oplus B)+\overline{B}C$$
$$=(A\oplus B)\overline{C}+\overline{B}C$$



B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

3、略（不考）

4、解：

（a）

$$D = Q_C Q_B$$

在$Q=1$时，7490 异步置 0。

CP_B 在Q_A的下降沿有作用：

Q_D	Q_C	Q_B	Q_A
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	0	0	0

由上述状态转换表得，为 7 进制。

B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

（b）116 进制



最终进制为：$4+16\times7=116$，116进制

B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

三、解：

（1）真值表如下

M	A	B	C	Y
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

（2）

列卡诺图：

Y \ CD / MA	00	01	11	10
00	1	0	0	0
01	0	0	1	0
11	0	1	1	1
10	0	0	1	0

MA

$$Y = \overline{M}\overline{A}\overline{B}\overline{C} + ABC + MBC + MAC + MAB$$

B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

（3）



四、解

1、5 进制计数器

2、列写次态卡诺图如下：【水木珞研团队 哈工大烟雨学长 QQ3595853207】

$Q_2^{n+1}Q_1^{n+1}Q_0^{n+1}$

Q_2^n \ $Q_1^nQ_0^n$	00	01	11	10
0	001	011	111	101
1	001	011	110	100

Y

Q_2^n \ $Q_1^nQ_0^n$	00	01	11	10
0	0	0	0	0
1	0	0	1	1

由上述次态卡诺图得：

输出方程：$Y = Q_2^nQ_1^n$

状态方程：

$$Q_2^{n+1} = Q_1^n,\quad Q_1^{n+1} = Q_0^n,\quad Q_0^{n+1} = \overline{Q}_1^n + \overline{Q}_2^n$$

B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

3、

驱动方程：

$$Q_2^{n+1}=J\overline{Q}_2^n+\overline{K}Q_2^n=Q_1^n\Rightarrow J_2=\overline{K}=Q_1^n,\quad J_2=Q_1^n,\quad K_2=\overline{Q}_1^n$$

$$Q_1^{n+1}=J\overline{Q}_1^n+\overline{K}Q_1^n=Q_0^n\Rightarrow J=\overline{K}=Q_0^n\Rightarrow J_1=\underline{Q_0^n,K_1}=\overline{Q}_0^n$$

$$Q_0^{n+1}=J\overline{Q}_0^n+\overline{K}Q_0^n=\overline{Q}_2^n+\overline{Q}_1^n\Rightarrow J_0=\overline{Q}_2^n+\overline{Q}_1^n,K_0=\overline{Q}_2^n+\overline{Q}_1^n,K_0=Q_2^nQ_1^n$$

【水木珞研团队 哈工大学长乌蝇哥 QQ1908845160】

4、



五、解：

1、

Q_A	Q_D	Q_C	Q_B
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
1	0	0	0
1	0	0	1
1	0	1	0
1	0	1	1
1	1	0	0
0	0	0	0



B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

2、输出 5421 编码【水木珞研团队 哈工大学长乌蝇哥 QQ1908845160】

3、



六、解：

1、多谐振荡器

2、

$$T_1 = 0.7(R+R)C = 1.4RC$$
$$T_2 = 0.7(R+R)C = 1.4RC$$
$$T = T_1 + T_2 = 2.8RC$$

占空比：

$$duty = \frac{T_1}{T_1 + T_2} = 50\%$$

【水木珞研团队 哈工大学长乌蝇哥 QQ1908845160】

3、



$$J = \bar{Q}, \quad K = Q$$
$$Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$$
$$Q^{n+1} = \bar{Q}^n$$
$$Y_1 = \overline{CP + Q}$$
$$Y_2 = \overline{CP + \bar{Q}}$$

B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14

七、解：

1、400 进制

work 模块功能表

reset	*clk*	*x*	*out*
0	*x*	*x*	0
1	↑	0	+1
1	↑	0	−1
1	↓	*x*	保持

2、



B 站：水木珞研电气控制考研　　公众号：水木珞研电气考研&珞研电气考研

水木珞研顶级考研电路课程联系 电路哥微信 dianluge1，Nero 哥微信：neroedu14