به نام خدا



آزمایش سوم

آزمایشگاه معماری کامپیوتر

دانشكده مهندسي كامپيوتر

دانشگاه صنعتی شریف

نویسندگان:

رادین چراغی ۴۰۱۱۰۵۸۱۵

آرین نوری ۴۰۱۱۰۶۶۶۳

مبین پورعابدینی ۴۰۱۱۱۰۵۵۶

تاريخ ارائه تكليف:

14.4/.4/49

مقدمه


در این آزمایش هدف طراحی و پیادهسازی یک ضرب کننده دودویی چهار بیتی میباشد. شکل ۱ شمای کلی مدار را نشان میدهد. مشخصات مدار به صورت زیر است:

ورودىها

- مضروب: A
- مضروبفیه: B
- شروع ضرب: Start

خروجيها

- حاصل ضرب: C
- پایان ضرب: finish




شکل ۱. بلوک دیاگرام ضربکننده چهار بیتی

شرح آزمایش

این مدار بدینصورت کار میکند که با فعال شدن سیگنال Start، ضربکننده عملیات خود را با ورودیهایی که از قبل مقداردهی شدهاند آغاز میکند و پس رسیدن کلاکهای متوالی حاصل ضرب چهار بیتی A و B را با روش shift و add محاسبه کرده و در خروجی هشت بیتی C قرار میدهد. در این مدار هر زمان که حاصل ضرب آماده شود سیگنال خروجی finish فعال می شود.


شکل ۲ عملیات مذکور را نشان میدهد.



شکل ۲. اجزای مدار مربوط به ورودیها، خروجیها و کلاک


حال با استفاده از قابلیتهای نرمافزار پروتئوس یک ایسی ضرب کننده می سازیم و نام آن را MULTIPLIER قرار می دهیم تا در ادامه بتوانیم از آن استفاده کنیم. همانطور که مشخص است این ایسی دارای دو ورودی چهار بیتی A و B و یک ورودی یک بیتی Start می باشد. همچنین خروجی های این ایسی خروجی هشت بیتی C و یک خروجی یک بیتی finish می باشد. همچنین برای تست بهتر دو خروجی چهار بیتی دیگر X و Y برای این مدار در نظر گرفته شده که در ادامه به آن پرداخته می شود.

شکل ۳ طراحی این ایسی را نشان میدهد.



شكل ٣. طراحي خارجي ايسي MULTIPLIER


اکنون به طراحی داخلی ایسی ضرب کننده میپردازیم. ابتدا روش استفاده شده برای طراحی ضرب کننده را توضیح می دهیم. روش استفاده شده برای طراحی ضرب کننده، shift & add میباشد که در شکل ۴ نسخه کمی متفاوت با آن دیده می شود. لازم به ذکر است این شکل از اسلایدهای معماری کامپیوتر دکتر ارشدی برداشته شده است. در ابتدا سه رجیستر داریم که دوتا از آنها چهار بیتی بوده و برای نگهداری A و B استفاده می شوند و رجیستر سوم نیز هشت بیتی بوده و همان product یا حاصل ضرب میباشد که در شروع صفر میباشد. در این روش در هر مرحله ابتدا در صورتی که بیت متناظر با آن مرحله در B برابر با یک باشد، چهار بیت پرارزش product با بیتهای رجیستر نگهدارنده A جمع شده و حاصل در چهار بیت پرارزش product ذخیره می شود. سپس بیتهای product یک واحد به راست شیفت می خورند. بنابراین در صورتی که تا زمان فعلی تعداد زوج تا کلاک رسیده باشد، عملیات لفها یا bad صورت گرفته و در غیر این صورت عملیات شیفت انجام می شود. نکته قابل توجه این میباشد که از آن جایی که در ابتدا بیتهای product صفر میباشد، bab اول همان load بیتهای A در چهار بیت پرارزش add را انجام می شود. بنابراین در این روش از لحاظ زمانی ابتدا شیفت صورت گرفته و سپس bab را انجام می در نهایت هنگامی که حاصل ضرب آماده شود finish فعال شده و مدار در حالت stand-by باقی می ماند.



شکل ۴. نمای کلی روش صورت گرفته برای مدار ضربکننده ۳۲ بیتی

حال در این قسمت گام به گام بخشهای مدار را توضیح میدهیم.

همانطور که در شکل 4 مشاهده می شود ابتدا دو رجیستر چهار بیتی برای نگهداری A و B قرار می دهیم که خروجی های آن ها به ترتیب X و Y می باشند و کلاک آن ها به Start مدار متصل است. دلیل قرار دادن این رجیسترها به این خاطر است که زمانی که فرایند محاسبه حاصل ضرب شروع شود ممکن است ورودی های A و B تغییر کنند اما مدار بایستی با ورودی هایی که در زمان فعال شدن A به آن داده شده ادامه دهد. به همین سبب از رجیسترهای چهار بیتی استفاده می کنیم تا تغییر ورودی ها در حین انجام عملیات ضرب اثری در محاسبه حاصل نگذارد.




شکل ۵. رجیسترهای نگهدارنده A و B

برای پیادهسازی بهتر مدار از یک شمارنده کمک می گیریم که از صفر تا نه می شمارد. ورودی clk این شمارنده را به کلاک مدار متصل کرده و ریست آن را نیز به Start وصل می کنیم. همانطور که در بالاتر توضیح داده شد در صورتی که تعداد زوجتا کلاک تا به حال رسیده باشد و شمارنده عدد زوجی را نشان بدهد(۰، ۲، و و عملیات جمع انجام می شود. بدین منظور یک سیگنال load در نظر گرفته که هنگامی که شمارنده عددهای ، ، یا را نشان بدهد فعال می شود. همچنین در صورتی که شمارنده عدد فردی را نشان بدهد بایستی عملیات شیفت صورت بگیرد. در نتیجه یک سیگنال shift در نظر می گیریم که اگر شمارنده عددهای ،


آزمایشگاه معماری کامپیوتر آزمایش سوم

باشد بیت ALLOW فعال خواهد شد. در نهایت اگر شمارنده عدد ۸ را نشان بدهد finish فعال خواهد شد. شکل ۶ این شمارنده را نشان میدهد.



شكل ۶. شمارنده استفاده شده و مدار بيتهاى shift ،load و MLLOW


برای نگهداری بیتهای product از هشت فلیپ فلاپ استفاده می کنیم که خروجیهای آنها بیتهای CO تا CO می باشند، کلاک آنها به کلاک مدار و ریست آنها به Start متصل شده است. در ادامه به این فلیپ فلاپها پرداخته خواهد شد. جهت انجام عملیات جمع از یک جمع کننده چهار بیتی استفاده کرده که چهار بیت اول آن بیتها XO تا X3 می باشند که با بیت ALLOW اند منطقی شدهاند. چهار بیت ورودی دوم آن نیز چهار بیت پرارزش C می باشند. خروجیهای این جمع کننده را S1 تا S4 نامگذاری



شکل ۷. جمع کننده چهار بیتی و فلیپ فلاپ استفاده شده برای نگهداری cout


می کنیم. برای نگهداری cout این جمع کننده، آن را به یک فلیپ فلاپ دیگر ورودی می دهیم. دلیل نگهداری از cout در ادامه توضیح داده خواهد شد. شکل ۷ این جمع کننده را نشان می دهد.

همانطور که گفته شد برای نگهداری بیتهای product از هشت فلیپ فلاپ استفاده می کنیم که خروجیهای آنها بیتهای CO تا CO می اشند. ورودی فلیپ فلاپهای مربوط به CO تا CO تا CO می مشاهده می شود. از آنجایی عملیات جمع روی این بیتها تاثیری نمی گذارد در صورتی که سیگنال شیفت فعال نباشد ورودی این فلیپ فلاپها همان خروجی آنها می باشد. در صورتی که shift فعال باشد، ورودی این فلیپ فلاپ بعدی می باشد.




شکل ۸. فلیپ فلاپهای مربوط به بیتهای CO تا C3

ورودی فلیپ فلاپهای مربوط به C7 تا C4 در شکل ۹ مشاهده می شود. برای ورودی این فلیپ فلاپها ۳ حالت وجود دارد. در صورتی که هیچ یک از سیگنالهای shift فعال نباشد، محتوای این فلیپ فلاپها تغییر نخواهد کرد و همان خروجی آنها به ورودی شان وصل خواهد شد. در صورتی که سیگنال load فعال باشد و در حالت جمع باشیم بیت متناظر با فلیپ فلاپ در S (خروجی جمع کننده) به ورودی آن داده می شود. در نهایت اگر shift فعال باشد، خروجی فلیپ فلاپ بعدی به ورودی آن متصل می شود. برای فلیپ فلاپ آخر نیز خروجی COUT جمع کننده که با یک فلیپ فلاپ قبلتر آن را ذخیره کرده بودیم، به عنوان ورودی به آن داده می شود.




شکل ۹. فلیپ فلاپهای مربوط به بیتهای C4 تا C7

آزمایش مدار مدار را با ورودیها مختلف تست کرده و خروجیها را مشاهده میکنیم. تصاویر زیر تست مدار را نشان میدهند.




شکل ۱۰. آزمون مدار با ورودیهای ۱۴ و ۱۲ قبل از فشرده شدن Start

آزمایشگاه معماری کامپیوتر آزمایش سوم




شکل ۱۱. نتیجه مدار در حین فرایند ضرب




شکل ۱۲. نتیجه مدار پس از اتمام فرایند حاصل ضرب و خروجی ۱۶۸


آزمایشگاه معماری کامپیوتر آزمایش سوم




شکل ۱۳. آزمون مدار با ورودیهای ۵ و ۳ قبل از فشرده شدن Start




شکل ۱۴. نتیجه مدار در حین فرایند ضرب



شکل ۱۵. نتیجه مدار پس از اتمام فرایند حاصلضرب و خروجی ۱۵



شکل ۱۶. آزمون مدار با ورودیهای ۱۵ و ۰ قبل از فشرده شدن Start



شکل ۱۱. نتیجه مدار پس از اتمام فرایند حاصلضرب و خروجی