# بهنام آن که جان را فکرت آموخت



دانشکدهی مهندسی کامپیوتر

# دستور کار آزمایشگاه معماری کامپیوتر

تهیه و تدوین: دکتر حمید سربازی آزاد دکتر حسین اسدی مهندس عطیه غیبی فطرت

تابستان ۱۴۰۳

# فهرست عناوين

صفحه	عنوان

٣	ا معرفی آزمایشگاه معماری کامپیوتر
٣	هدف
٣	پیشنیازهای نظری و عملی
٣	تجهیزات و نرمافزارهای لازم
	منابع علمی مورد نیاز و چگونگی انجام آزمایشها
۴	تهیه گزارش کار آزمایشها
۴	مقررات آزمایشگاه و نحوه ارزیابی
٧	۲ آزمایشها۲ آزمایشها
٨	۱-۲ آزمایش اول: جمع کننده دهدهی
	هدف
٨	شرح آزمایش
٨	نتایج مورد انتظار
١.	۲-۲ آزمایش دوم: طراحی Carry Select Adder
١.	هدف
١.	شرح آزمایش
	نتایج مورد انتظار
١,	٣-٢ آزمايش سوم: ضرب كننده مميز ثابت
	هدف۱
١,	شرح آزمایش
١,	نتایج مورد انتظار
١,	۲–۴ آزمایش چهارم: جمع/تفریق کننده ممیز شناور
١,	هدف

شش	شرح آزمایہ
انتظار	نتايج مورد
پنجم: مبدل دهدهی به دودویی	۲–۵ آزمایش
١۵	هدف
ش	شرح آزماید
انتظار	نتايج مورد
ششم: واحد محاسبه با امكان انتخاب ثبات مبدا و مقصد	۲-۶ آزمایش
١٧	هدف
شش	شرح آزماید
انتظار	نتايج مورد
هفتم: کنترل توسط برنامه ذخیره شده در حافظه	۲-۷ آزمایش
19	
ش	شرح آزماید
انتظار	نتايج مورد
هشتم: استفاده از حافظه داده و دستورات پرش	
77	هدف
ش	شرح آزماید
به سازی	مراحل شب
انتظار	نتايج مورد
نهم: واحد کنترل ریزبرنامهسازی شده	۹-۲ آزمایش
79	هدف
ش	شرح آزمایہ
انتظار٢٧	نتايج مورد
<b>T</b> A	•.1: <i>.</i>

# ۱ معرفی آزمایشگاه معماری کامپیوتر

#### هدف

هدف از آزمایشهای این جزوه تجربه عملی طراحی و پیادهسازی برخی از مفاهیم و روشهای مطالعه شده در درس معماری کامپیوتر میباشد. این جزوه شامل چهار بخش است. بخش اول به آشنایی با ابزار CAD در طراحی و آزمایش درستی عملکرد مدارات منطقی اختصاص دارد. در بخش دوم به طراحی و پیادهسازی معماریهای محاسباتی پرداخته میشود. در بخش سوم به طراحی و پیادهسازی معماری یک کامپیوتر ساده میپردازیم. بخش چهارم به طراحی و پیادهسازی همان پردازنده (ساخته شده در بخش سوم) اما با واحد کنترل ریزبرنامهپذیر اختصاص دارد.

دانشجویان عزیز در گروههای دو یا سه نفری به انجام آزمایشهای هر بخش می پردازند.

### پیشنیازهای نظری و عملی

درس معماری کامپیوتر و آزمایشگاه مدار منطقی پیشنیاز این آزمایشگاه میباشند.

### تجهیزات و نرمافزارهای لازم

در طول این آزمایشگاه، از شبیهساز Proteus برای طراحی مدار و صحت عملکرد آن استفاده میشود. همچنین پیادهسازی مدار طراحی شده روی بورد در محیط آزمایشگاه انجام میشود.

# منابع علمی مورد نیاز و چگونگی انجام آزمایشها

تعداد جلسات لازم برای هر آزمایش یک الی دو جلسه (بسته به آزمایش) میباشد. دانشجویان مدار مورد نظر در هر آزمایش را طراحی کرده و پس از انتخاب تراشههای لازم، آن را پیادهسازی و درستی عملکرد آن را بررسی مینمایند. برای هر آزمایش، طراحی مدار و انتخاب تراشهها و قطعات لازم جهت پیادهسازی قبلاً توسط دانشجویان انجام میشود و روز آزمایش به بستن مدار، اشکالزدایی و نهایتاً گرفتن نتیجه از مدار اختصاص دارد. هر یک از مدارهای آزمایشها در صورت لزوم باید امکان ورود اطلاعات توسط یک سری کلید (Dip-switch) را داشته و همچنین خروجی را روی نمایشگرهایی از قبیل LED یا TSegment نمایش دهند.

توصیه می شود قبل از بستن مدار نهایی، طرح مورد نظر را در یک محیط شبیه ساز آزمایش کرده و از درستی عملکرد آن اطمینان حاصل کنید. سپس مدار نهایی را با استفاده از تراشه های مناسب روی بورد در آزمایشگاه پیاده سازی کنید. بدین ترتیب، امکان ایجاد تغییرات در مدار و بررسی درستی عملکرد آن به صورت مرحله به مرحله سریع تر شده و همچنین تلفات و خرابی تراشه ها در

آزمایشگاه کاهش مییابد. علاوه بر این، این روش گرفتن نصف امتیاز انجام آزمایش را تضمین مینماید.

# تهیه گزارش کار آزمایشها

هر گروه موظف است برای هر آزمایش انجام شده گزارشی کامل تهیه کرده و در اولین جلسه آزمایش بعدی به مربی آزمایشگاه تحویل دهد. هر گزارش باید حداقل شامل این موارد باشد: توضیح مختصری درباره مقدمات آزمایش مورد نظر، و سپس بحث و استدلال لازم در انتخاب روش طراحی و پیادهسازی ذکر شود. در ادامه، بلوک دیاگرام طرح پیشنهادی (اولیه) آورده شود و پس از آن بین دیاگرام طرح پیشنهادی (اولیه) و دیاگرام طرح نهایی (در صورت تغییر) توضیح علت تغییرات ایجاد شده قرار گیرد.

گزارشها باید طبق اصول ارائه مطالب علمی و فنی در تدوین گزارشهای دانشجویی تدوین شده باشند. استفاده از کتاب زیر می تواند در این خصوص مفید باشد:

عنوان: شيوه ارئه مطالب علمي و فني

مؤلف: سید محمد تقی روحانی رانکوهی

منتشر كننده: انتشارات جلوه

نوبت چاپ: ششم

سال نشر: ۱۳۸۰

# مقررات آزمایشگاه و نحوه ارزیابی

۱۰٪ از نمره هر دانشجو مربوط به انجام دقیق و مرتب آزمایشها و تهیه گزارش توسط گروه است و ۱۰٪ باقیمانده به حضور مرتب و به موقع در جلسات آزمایشگاه اختصاص دارد. هر غیبت غیرموجه موجب کسر ۲ نمره از نمره کل آزمایشگاه میشود. از ۹۰٪ نمره هر آزمایش، ۶۰٪ مربوط به انجام کامل آزمایش و دریافت نتیجه است و ۳۰٪ مربوط به تهیه گزارش کامل از آزمایش. اگر گروهی موفق به انجام کامل پیادهسازی مدار و تست موفقیتآمیز آن نشود، انجام آزمایش در محیط شبیهساز ۴۰٪ از ۶۰٪ امتیاز انجام آزمایش را کسب خواهد کرد.

*نکته:* تمامی اعضای هر گروه باید به آزمایشها مسلط باشند، چرا که نمره شبیهساز Proteus هر فرد به صورت جداگانه در نظر گرفته خواهد شد.

# جدول ۱: جدول زمانبندی جلسات آزمایشگاه

بخش	آزمایش	جلسه
اول:	۱) طراحی و تست مدار جمع دو عدد دهدهی دو رقمی به کمک شبیهساز	اول
آشنایی با ابزار CAD	<ul> <li>۲) طراحی و تست یک جمع کننده ۶ بیتی با انتخاب رقم</li> <li>نقلی با استفاده از جمع کنندههای ۲ بیتی + تحویل</li> <li>گزارش آزمایش ۱</li> </ul>	دوم
	<ul><li>۳) طراحی و پیادهسازی ضرب کننده ممیز ثابت ۴ بیتی +</li><li>تحویل گزارش آزمایش ۲</li></ul>	سوم
<b>دوم:</b> معماری مدارهای	<ul><li>۴) طراحی و پیادهسازی جمع/تفریق کننده ممیز شناور +</li><li>تحویل گزارش آزمایش ۳</li></ul>	چهارم و پنجم
محاسباتی	۵) طراحی و پیادهسازی مبدل دهدهی به دودویی + تحویل گزارش آزمایش ۴	ششم
	<ul> <li>۶) طراحی و پیادهسازی واحد محاسبه با امکان انتخاب</li> <li>مبدا و مقصد + تحویل گزارش آزمایش ۵</li> </ul>	هفتم
<b>سوم:</b> معماری یک کامپیوتر ساده	<ul><li>۷) طراحی و پیادهسازی واحد محاسبه با امکان کنترل</li><li>توسط برنامه + تحویل گزارش آزمایش ۶</li></ul>	هشتم
<i>y</i> y	<ul><li>۸) طراحی و پیادهسازی کامل کامپیوتر با حافظه داده و دستورات پرش + تحویل گزارش آزمایش ۷</li></ul>	نهم و دهم
<b>چهارم:</b> معماری ریزبرنامهپذیر	<ul> <li>۹) طراحی و پیادهسازی مدار کنترل ریزبرنامهپذیر +</li> <li>تحویل گزارش آزمایش ۸ در جلسه یازدهم و تحویل</li> <li>گزارش آزمایش ۹ در جلسه دوازدهم.</li> </ul>	یازدهم و دوازدهم

# ۲ آزمایشها

دانشجویان باید در ابتدای هر آزمایش، هدف، شرح و نتایج مورد انتظار آزمایش را مطالعه کرده و قبل از حضور در آزمایشگاه با نحوه انجام آن آشنا باشند. همچنین، طراحی مدار و انتخاب تراشهها و قطعات لازم برای پیادهسازی هر آزمایش باید از قبل توسط دانشجویان انجام شود. اگر مطالب تئوری مربوط به آزمایش را فراموش کردهاید، لازم است قبل از جلسه آزمایشگاه از منابع مربوطه مطالعه کنید و با آمادگی کامل در جلسه آزمایشگاه حضور یابید.

# ۲-۱ آزمایش اول: جمع کننده دهدهی

#### ھدف

هدف از این آزمایش آشنایی با نحوه عملکرد یک جمع کننده دهدهی است. در این آزمایش، دو عدد سه رقمی در مبنای ده به مدار داده میشود و نتیجه مورد انتظار در خروجی مشاهده میشود (شکل ۱).


### شرح آزمایش

در تمامی آزمایشهای این آزمایشگاه، استفاده از شبیه سازی قبل از پیاده سازی نهایی مدار به شدت توصیه می شود. این جلسه از آزمایشگاه به آشنایی با یک شبیه ساز اختصاص دارد. برای این منظور، لازم است یک مدار جمع کننده دهدهی سه رقمی طراحی کرده و عملکرد آن را با کمک شبیه ساز بررسی کنید. اغلب برای ساده تر شدن کار و راحتی اشکال زدایی، طراحی به صورت سلسله مراتبی انجام می شود. برای این کار می توانید:

- ابتدا یک بلوک تمام جمع کننده تک بیتی طراحی کنید.
- سپس با استفاده از بلوک طراحی شده، یک جمع کننده دهدهی یک رقمی بسازید.
- نهایتاً، با استفاده از سه جمع کننده دهدهی یک رقمی، یک جمع کننده سه رقمی طراحی کنید. پس از طراحی مدار، درستی عملکرد آن را با ورودیهای مختلف آزمایش کنید.

### نتایج مورد انتظار

در این آزمایش، چند سری عدد سه رقمی در مبنای ده به ورودی مدار داده شده و انتظار میرود جمع این اعداد در خروجی نمایش داده شود.




شکل ۱: بلوک دیاگرام جمع کننده دهدهی سه رقمی

# ۲-۲ آزمایش دوم: طراحی Carry Select Adder

#### ھدف

در این آزمایش سعی داریم به منظور بهبود سرعت عمل جمع، یک جمع کننده  $^{9}$  بیتی با انتخاب رقم نقلی (Carry Select Adder) بسازیم. طبق شکل ۲ ورودی ها شامل [0,5] ، [0,5] همینطور خروجی ها شامل [0,5] و Cout میباشند.



شكل ۲. ضرب كننده ۶ بيتى با انتخاب رقم نقلى (Carry Select Adder)

# شرح آزمایش

ابتدا توجه داشته باشید که این جمع کننده Hybrid بوده و از جمع کنندههای معمولی ۲ بیتی و Carry تشکیل شده است. این مدار کاملاً ترکیبی است و در هر مرحله، خروجی Multiplexer طبقه قبل به عنوان Selector برای Multiplexer طبقه بعدی استفاده می شود.

### نتایج مورد انتظار

هر طبقه را به طور مستقل پیادهسازی و شبیهسازی کنید و سپس طبقات را به هم متصل کرده و نتیجه نهایی را تست کنید. انتظار میرود که جمع دو عدد ۶ بیتی با یک بیت Carry ورودی، خروجی ۶ بیتی و یک بیت Carry خروجی را نتیجه دهد.

### ۲-۳ آزمایش سوم: ضرب کننده ممیز ثابت

#### ھدف

در این جلسه یک مدار ضرب کننده دودویی چهاربیتی را طراحی و پیادهسازی می کنیم.

مشخصات مدار مورد نظر به قرار زیر است:


مضروب (ورودی) : A

مضروبفیه (ورودی) : B

 $C: (\dot{c}_{c}, \dot{c}_{c}, \dot{c}_{c})$ 

شروع ضرب (ورودی) : Start

پایان ضرب (خروجی) : End



شکل ۳. بلوک دیاگرام ضربکننده اعداد صحیح

## شرح آزمایش

با فعال شدن سیگنال Start، ضرب کننده شروع به کار کرده و حاصل ضرب دو عدد ورودی چهار بیتی A بیتی A و A را به روش A محاسبه می کند. پس از اتمام عملیات، حاصل ضرب A بیتی را روی خط A قرار داده و با فعال کردن سیگنال A پایان عملیات را اعلام می کند.

<u>نکته:</u> هنگام طراحی مدار با استفاده از شبیهساز، سعی کنید از تراشههای TTL موجود در کتابخانه شبیهساز و آزمایشگاه استفاده کنید. بدین ترتیب، هنگام پیادهسازی عملی، نیازی به تغییر مدار برای استفاده از تراشههای موجود نخواهد بود.

### نتایج مورد انتظار

در این آزمایش با فعال شدن سیگنال Start، ضرب دو عدد دودویی محاسبه می شود. انتظار می رود نتیجه صحیح پس از چند سیکل ساعت، همزمان با فعال شدن سیگنال End در خروجی مشاهده شود.

# ۲-۲ آزمایش چهارم: جمع /تفریق کننده ممیز شناور

#### ھدف

در این آزمایش (طی دو جلسه)، مدار یک جمع/تفریق کننده ممیز شناور را طراحی کرده و با استفاده ابزار Proteus شبیهسازی می کنیم. پس از اطمینان از صحت عملکرد در شبیهساز، آن را روی بورد پیادهسازی می کنیم. مدار اولیه برای شبیهسازی را مطابق استاندارد ۲۶۹–۱۲۳ به ۲۲ کاهش بیتی طراحی کنید. برای سهولت در پیادهسازی روی بورد، تعداد بیتها را از ۳۲ به ۱۲ کاهش دهید.

مشخصات مدار مورد نظر به قرار زیر است:

 ${
m A}$  عملوند اول (ورودی):

B :(ورودی):  $\mathbf{B}$ 


حاصل جمع/تفريق (خروجي): C


شروع عملیات (ورودی): Start

پایان عملیات (خروجی): End

سرريز (خروجي): Overflow

مشخص کننده جمع/تفریق (ورودی): add/sub





شکل ۵: فرمت اعداد ممیز شناور استاندارد IEEE-754 برای طراحی در شبیهساز



شکل ۶: فرمت اعداد ممیز شناور برای پیادهسازی بر روی بورد

# شرح آزمایش

ابتدا مدار جمع و تفریق کننده دو عدد ممیز شناور (شکل ۴) را با فرمت استاندارد 754-IEEE مطابق شکل ۵ طراحی کرده و با ابزار Proteus شبیه سازی نمایید. پس از اطمینان از صحت

عملکرد، طراحی انجام شده را روی بورد پیادهسازی نمایید. برای سهولت در پیادهسازی، تعداد بیت عملکرد، طراحی شده را مطابق شکل P از P بیت به P بیت کاهش دهید. با فعال شدن سیگنال مدار شروع به کار کرده و اگر سیگنال add/sub برابر صفر باشد، مقدار P و اگر این سیگنال برابر یک باشد، مقدار P را محاسبه کرده و روی خط P قرار می دهد و سیگنال برابر یک باشد، مقدار P را محاسبه کرده و رودی خط P قرار می دهد و سیگنال P و اگر باید باید اتمام عملیات فعال می کند. ورودی های P و کنیز باید نرمالیزه باشد. در صورت بروز سرریز، سیگنال P و Overflow فعال می شود.

استفاده از شمارنده با قابلیت شمارش رو به بالا و پایین برای نگهداری نما در طراحی میتواند حجم مدار را کاهش دهد.

### نتايج مورد انتظار

در این آزمایش، جمع یا تفریق دو عدد دودویی ممیز شناور با فعال شدن سیگنال Start محاسبه می شود. انتظار می رود نتیجه صحیح بعد از چند سیکل ساعت، بسته به تفاوت دو نما، همزمان با فعال شدن سیگنال End در خروجی مشاهده شود.

# ۲-۵ آزمایش پنجم: مبدل دهدهی به دودویی

#### ھدف

در این جلسه، مدار یک مبدل دهدهی به دودویی را طراحی کرده و با ابزار Proteus شبیهسازی میکنیم. پس از اطمینان از صحت عملکرد در شبیهساز،

مدار را روی بورد پیادهسازی خواهیم کرد.


مشخصات مدار مورد نظر به قرار زیر است:

عدد دهدهی (ورودی): A

معادل دودویی (خروجی): B

شروع عملیات (ورودی): Start

پایان تبدیل (خروجی): End



شکل ۷: مبدل دهدهی به دودویی

# شرح آزمایش

با فعال شدن سیگنال Start، مدار شروع به کار کرده و ورودی دهدهی که یک عدد سه رقمی است (برای سادگی، در پیادهسازی روی بورد اعداد دو رقمی در نظر گرفته شود) را به معادل دودویی آن تبدیل کرده و نتیجه را روی خطوط خروجی قرار میدهد و سیگنال End را به عنوان اعلام پایان عملیات فعال می کند (شکل ۷).

الگوریتم تبدیل یک عدد دهدهی r رقمی به دودوئی معادل به صورت زیر است:

الف) عدد دهدهی ورودی را یک بیت به راست شیفت دهید.

ب) اگر با ارزشترین بیت رقم iام یک باشد، از آن رقم T تا کم کنید  $(1 \leq i < r)$ .

ج) مراحل الف و ب را تا زمانی که تمام ارقام دهدهی صفر شوند تکرار کنید (حداکثر ۱۰ بار تکرار لازم است). در پایان، بیتهایی که با شیفت به راست بیرون میآیند، عدد دودویی معادل عدد دهدهی ورودی را تشکیل میدهند.

در مثال زير، عدد دهدهي 110 طبق اين الگوريتم به معادل دودويي تبديل شده است:

رقم ۳	رقم ۲	رقم ۱	خروجي	عمل
0001	0001	0000	0	شیفت به راست
0000	1000	1000	0	ازرقمهای 1 و 2 سه تا کم کن
0000	0101	0101	0	شیفت به راست
0000	0010	1010	10	از رقم 1 سه تا كم كن
0000	0010	0111	10	شیفت به راست
0000	0001	0011	110	شیفت به راست
0000	0000	1001	1110	از رقم 1 سه تا كم كن
0000	0000	0110	1110	شیفت به راست
0000	0000	0011	01110	شیفت به راست
0000	0000	0001	101110	شیفت به راست
0000	0000	0000	1101110	پایان عملیات

# نتایج مورد انتظار

در این آزمایش، با فعال شدن سیگنال Start، انتظار میرود عدد دودویی معادل عدد سه رقمی دهدهی ورودی محاسبه شود و پایان کار با فعال شدن سیگنال End مشخص شود.

### ٢-۶ آزمایش ششم: واحد محاسبه با امكان انتخاب ثبات مبدا و مقصد

#### هدف

طی آزمایشهای ششم، هفتم و هشتم یک کامپیوتر ساده را به طور کامل طراحی و پیادهسازی کرده و برنامهای را به زبان ماشین نوشته و روی آن اجرا می کنیم.


### شرح آزمایش

در این آزمایش، واحد محاسبات و مجموعه ثباتهای عمومی ماشین را طراحی و پیادهسازی می کنیم. معماری مورد نظر در شکل  $\Lambda$  نشان داده شده است. این معماری امکان انجام جمع و تفریق با انتخاب ثباتهای مبدا و ثبات نگهدارنده نتیجه (مقصد) را فراهم می کند. چهار ثبات عمومی R2 ، R3 و R4 هشت بیتی هستند. همانطور که در شکل R4 نمایش داده شده، یکی از عملوندهای R4 می تواند به صورت ثابت محتوای ثبات R6 و دیگری محتوای یکی از ثباتهای R7 تا R8 یا مقادیر ثابت R9 و 1 - باشد. حاصل تولید شده توسط R9 (جمع/تفریق) به یکی از ثباتهای مقصد R9 تا R9 منتقل می شود.


این معماری را به گونهای پیادهسازی کنید که قابلیت انجام فرمانهای شش بیتی در شکل ۹ را داشته باشد.

### نتایج مورد انتظار

در این آزمایش، انتظار میرود قابلیت اجرای فرمانهای شش بیتی مشخص شده در شکل ۹ روی ثباتهای ۸ بیتی ماشین (طبق شکل ۸) ایجاد شود. این قابلیت با اجرای فرمانهای مختلف مشخص می شود.



شکل ۸: معماری واحد محاسبات



شکل ۹: قالب فرمانهای شش بیتی


# ۲-۷ آزمایش هفتم: کنترل توسط برنامه ذخیره شده در حافظه

#### هدف

هدف از این آزمایش آشنایی با نحوه واکشی دستورات در پردازندهها میباشد.

# شرح آزمایش

در این آزمایش، فرمانهای مورد نیاز برای کنترل مدار آزمایش پنجم از برنامهای که در حافظه EPROM ذخیره شده است، گرفته میشود. این فرمانها به ترتیب توسط یک شمارنده برنامه (PC) آدرسدهی شده و پس از واکشی از حافظه، اجرا میشوند. برای این منظور، باید مدارهای لازم به مدار آزمایش ششم افزوده شوند. شکل ۱۰ بلوک دیاگرام سیستم را نشان میدهد.



شکل ۱۰: بلوک دیاگرام سیستم

پس از افزودن بخشهای مورد نیاز به مدار آزمایش پنجم، برنامه زیر را کدنویسی کرده و در حافظه EPROM ذخیره کنید، سپس با استفاده از معماری پیادهسازی شده آن را اجرا کنید.

### برنامه تولید شش جمله از سری فیبوناچی

در سری فیبوناچی، دو جمله اول 0 و 1 هستند و مقدار هر جمله دیگر برابر با مجموع مقادیر دو جمله قبلی است. سری اعداد فیبوناچی مطابق تابع زیر تولید می شود:

$$F(n) := \begin{cases} 0 & \text{if } n = 0; \\ 1 & \text{if } n = 1; \\ F(n-1) + F(n-2) & \text{if } n > 1. \end{cases}$$

قطعه برنامه زیر ده جمله اول این سری را در ثباتهای R0 و R1 تولید می کند.

Address	Code	Instruction	Comment	
00000		Sub R0.R0	R0← 0	جمله اول درR0
		Add R1.1	R1← 1	جمله دوم در R1
		Add R0.R1	R0←1	جمله سوم در R0
		Add R1.R0	R1←2	جمله چهارم در R1
		Add R0.R1	R0←3	جمله پنجم در R0
		Add R1.R0	R1←5	جمله ششم در R1
		Add R0.R1	R0←8	جمله هفتم در R0
		Add R1.R0	R1←13	جمله هشتم در R1
		Add R0.R1	R0←21	جمله نهم درR0
		Add R1.R0	R1←34	جمله دهم در R1


### نتایج مورد انتظار

در این آزمایش انتظار میرود سیگنالهای کنترلی از آزمایش قبلی به صورت ترتیبی از یک حافظه واکشی و اجرا شوند.

### ۸-۲ آزمایش هشتم: استفاده از حافظه داده و دستورات پرش

#### ھدف

در آزمایش هفتم، امکان استفاده از حافظه داده برای ذخیره دادههای بینابینی را نداشتیم. همچنین، کمبود دستورات پرش و عدم امکان وجود حلقه در برنامه، به وضوح احساس میشد. در این آزمایش، مدار آزمایش هفتم را تکمیل کرده و آن را به یک کامپیوتر ساده تبدیل میکنیم که دارای امکان دسترسی به حافظه داده برای خواندن و ذخیره دادهها و همچنین استفاده از دستورات پرش شرطی و غیرشرطی است.



شکل ۱۱: بلوگ دیاگرام کلی کامپیوتر ساده

شرح آزمایش


برای حافظه دادهها از یک RAM با ظرفیت ۳۲ بایت استفاده می کنیم. شکل ۱۱ معماری کامپیوتر مورد نظر را نشان می دهد (به این نوع معماری که در آن حافظه برنامه از حافظه داده جداست، معماری Harvard می گویند). دستورات این ماشین (به همراه دستورات محاسباتی قابل اجرا در آزمایش هفتم) به سه گروه تقسیم می شوند: دستورات محاسباتی – انتقالی، دستورات دسترسی به حافظه داده، و دستورات پرش شرطی و غیر شرطی.

### مراحل شبیهسازی

آزمایشهای ۷ و  $\Lambda$  ابتدا با استفاده از ابزار شبیه از Proteus پیاده سازی شده و نتایج مورد انتظار روی شبیه ساز مشاهده می شوند. پس از اطمینان از صحت شبیه سازی، این مدارها روی بوردهای آزمایشگاهی برنامه پذیر پیاده سازی شده و نتایج مورد انتظار روی آنها مشاهده می شوند. در نهایت، پس از پیاده سازی روی این بوردها، آزمایشهای V و V به صورت فیزیکی روی بوردهای آزمایشگاهی انجام شوند.


### دستورات محاسباتی – انتقالی

این دستورات شامل عملیات انتقال داده بین ثباتها و عملیات حسابی میشوند. قالب این دستورات به صورت نشان داده شده در شکل ۱۲ است.



دستورات دسترسی به حافظه داده

این دسته از دستورات شامل بارگذاری محتوای یک خانه از حافظه به ثبات R0 و ذخیره محتوای ثبات R0 در یک خانه از حافظه است. قالب این دستورات در شکل ۱۳ نشان داده شده است.



0: load R0 from data memory


Memory address

1: store R0 into data memory

شكل ۱۳: قالب دستورات دسترسى به حافظه داده

### دستورات پرش (شرطی و غیر شرطی)

این دستورات شامل پرشهای شرطی و غیر شرطی به آدرس دلخواه در حافظه دستور هستند. قالب این دستورات در شکل ۱۴ نشان داده شده است.




### **Branch Condition** Branch Address

00: jump if Z=1 01: jump if S=1 10: jump if O=1

11: jump unconditional

شکل ۱۴: قالب دستورات پرش

سیگنال Load شمارنده برنامه (PC) می تواند توسط مدار شکل ۱۵ تولید شود.



شكل ۱۵: توليد سيگنال Load شمارنده برنامه

پس از پیادهسازی و اطمینان از صحت عملکرد سیستم، برنامهای به زبان ماشین بنویسید که: الف) مجموع ده جمله اول سری فیبوناچی را محاسبه کرده و در آدرس صفر حافظه دادهها ذخیره کند (با استفاده از حلقه).

ب) برنامهای بنویسید که دو عدد ۶۴ بیتی ذخیره شده در آدرس صفر و ۸ حافظه داده را جمع کرده و حاصل ۶۴ بیتی را در آدرس ۱۶ حافظه داده ذخیره کند.

این برنامهها را کدنویسی کرده و در حافظه برنامه ذخیره کنید و سپس اجرا نمایید. لازم است پردازنده پس از اجرای این برنامهها متوقف شود و از پیشروی برای اجرای دستورات بعدی بازماند. برای این منظور، میتوان در انتهای برنامه پس از آخرین دستور، یک دستور پرش غیرشرطی به آدرس خود دستور پرش اضافه کرد.

### نتایج مورد انتظار

در این آزمایش انتظار می رود که امکان خواندن از حافظه، نوشتن در حافظه، و اجرای دستورات پرش به آزمایش قبلی افزوده شود. اجرای دو برنامه محاسبه مجموع جملات سری فیبوناچی و جمع دو عدد ۶۴ بیتی نیز مورد انتظار است.


# ۹-۲ آزمایش نهم: واحد کنترل ریزبرنامهسازی شده

#### ھدف

در این آزمایش، مدار کنترل کامپیوتر ساخته شده در آزمایشهای ششم، هفتم و هشتم را به صورت ریزبرنامهپذیر طراحی و پیادهسازی می کنیم.


### شرح آزمایش

قالب ریزدستورات به صورت نشان داده شده در شکل ۱۶ بوده که شامل ۸ نوع ریزدستور است.



شكل ۱۶: قالب ريز دستورات

بلوک دیاگرام ریزمعماری اجرای ریزدستورات در شکل ۱۷ آمده است. گنجایش ریزحافظه را ۲۵۶ کلمه فرض کنید. مدار کامل کامپیوتر ساده را که بخش کنترل آن با سیستم ریزبرنامهپذیر عمل می کند، طراحی و پیادهسازی کنید. ابتدا ریزبرنامههای مراحل واکشی و اجرای دستورات مختلف ماشین را نوشته و در ریزحافظه ذخیره کنید. پس از اطمینان از صحت عملکرد سیستم، به برنامه الف آزمایش هفتم (جمع ۱۰ جمله اول از سری فیبوناچی) را روی ماشین اجرا کنید.



شکل ۱۷: بلوک دیاگرام ریزمعماری اجرا کننده ریز دستورات

### نتايج مورد انتظار

در این آزمایش، انتظار میرود که مدار کنترل کامپیوتر ساده به صورت ریزبرنامه پذیر طراحی و پیاده سازی شود و اجرای دو برنامه جمع جملات سری فیبوناچی و جمع دو عدد ۶۴ بیتی با معماری ریزبرنامه پذیر تکرار شود.

# منابع

[1] D. Patterson and J. L. Hennessy,

Computer Organization and Design: The Hardware/Software Interface, 6th Edition,

Morgan Kaufmann Publishing,
2020.

[2] M. Mano,

Computer System Architecture,
3rd Edition,
Prentice-Hall,
1992.