



آزمایشگاه معماری کامپیوتر گزارش کار آزمایش پنجم: <u>مبدل دهدهی به دودوپی</u>

> دانشکده مهندسی کامپیوتر دانشگاه صنعتی شریف

> > تابستان ۱٤٠٣

رادین چراغی ۴۰۱۱۰۵۸۱۵ مبین پورعابدینی ۴۰۱۱۰۵۵۶ آرین نوری ۴۰۱۱۰۶۶۶۳

مقدمه

در این آزمایش، هدف طراحی یک مبدل دهدهی به دودویی به کمک ابزار Proteus است.

به طور کلی مدار شامل سه ورودی چهار بیتی است که هر کدام یک عدد BCD را نمایش میدهند، همچنین یک سیگنال Start نیز داریم که به معنی آغاز فرایند الگوریتم تبدیل است. در ادامه یک خروجی دهبیتی خواهیم داشت که عدد سه رقمی BCD داده شده را به صورت دودویی نمایش میدهد و به کمک خروجی تکبیتی End نیز آماده بودن جواب را اعلام میکنیم. پس به این ترتیب ورودی ها و خروجی ها به این گونه هستند:


Inputs

A: a twelve-bit number which contains three BCD digits Start: start the operation

Outputs

C: a ten-bit number which is the result of the conversion

End: end of the operation



شرح آزمایش

حالا به نحوهی انجام آزمایش و توضیح الگوریتم تبدیل میپردازیم.

با فعال شدن سیگنال Start، مدار شروع به کار می کند و ورودی دهدهی را که یک عدد سهرقمی است به عدد معادل دودویی تبدیل کرده و نتیجه را روی خطوط خروجی قرار داده و سیگنال End را روشن می کند. در انتها نیز به کمک ورودی Start میتوان دوباره مدار را Reset کرد و همین کار را تکرار کرد. الگوریتم تبدیل یک عدد دهدهی r رقمی به دودویی معادل به صورت زیر است:

الف) عدد دهدهی ورودی را به سمت راست شیفت دهید.

ب) اگر با ارزشترین بیت (بیت چهارم) هر رقمی از مدار یک است، از آن رقم ۳ تا کم کنید.

ج) مراحل (الف) و (ب) را تا زمانی که تمامی بیتهای عدد دهدهی ورودی صفر نشدهاند، تکرار کنید.

(در این مدار حداکثر دهبار تکرار لازم است)

در پایان بیتهایی که با شیفت به راست بیرون می آیند، عدد دودویی معادل را میسازند.

برای درک بهتر الگوریتم داده شده به جدول زیر توجه کنید که تبدیل عدد دهدهی ۱۱۰ به دودویی آن است:


رقم سوم	رقم دوم	رقم اول	خروجي	عمل
1	1		خالي	شیفت به راست
	١	1	•	از رقمهای اول و دوم ۳ تاکم کن
• • • •	. 1 . 1	. 1 . 1	•	شیفت به راست
• • • •		1.1.	١.	از رقم اول ۳ تا کم کن
		.111	١.	شیفت به راست
	1	11	11.	شیفت به راست
• • • •	• • • •	11	111.	از رقم اول ۳ تا کم کن
• • • •	• • • •	.11.	111.	شیفت به راست
• • • •		11	.111.	شیفت به راست
• • • •	• • • •	1	1.111.	شیفت به راست
• • • •	• • • •		11.111.	پایان عملیات

جدول۱. نمونهای برای درک بهتر فرآیند

در نهایت از مدار انتظار میرود الگوریتم بالا را انجام دهد و در صورتی که به خروجی مناسب رسید سیگنال End را روشن کند.


ساخت مدار در پروتئوس

حال که مراحل را متوجه شدیم به پیاده سازی بر روی برنامهی پروتئوس میرسیم. ابتدا قطعهی زیر را میسازیم تا در ادامه درون آن را BCD کامل کنیم و به عنوان مبدل از آن استفاده کنیم، همان طور که میبینید ورودیهای آن عبارت است از سیگنال Start، سه عدد Clock، سه که یکان، دهگان و صدگان ما هستند، و سیگنالی برای انتقال لبهی clock. خروجیها نیز مطابق انتظار یک خروجی ده بیتی که تبدیل شدهی عدد است و سیگنال End برای اتمام عملیات. همچنین یک خروجی دیگر با نام Invalid Input در مبدل قرار میدهیم که عملکرد آن تنها برای تایید مقادیر ورودیهاست، به این شکل که کنترل می کند ورودیهای ما سه رقم BCD باشند و این یعنی در صورتی که اعداد ۱۱۱۰ تا در رقمهای ورودی مشاهده کند به کاربر خطای ورودی اشتباه میدهد.




شکل۲. تصویر قطعهی اصلی مدار

حال تمامی ورودیها و خروجیها را به شکل مناسبی طراحی کرده و در کنار قطعهی اصلی قرار میدهیم، برای سیگنالهای Start و clock مطابق شکل زیر از Push Button استفاده میکنیم.



شکل۳. نمای کلی مدار نهایی


دقت دارید که در طراحی نهایی مدار ما سیگنال End را با clock با یک گیت OR ترکیب کردهایم و این کار به ما کمک می کند تا در صورتی که مدار به پایان رسید دیگر خروجی ما با زدن clock از بین نرود.



شكل٤. منطق طراحي ساعت


در طراحی مدار ما به دوازده D flip flop برای ذخیره ی مقادیر ورودی و به ده D flip flop برای ذخیره ی عدد نهایی خروجی نیاز داریم. همچنین می دانیم که باید در هر مرحله از بیت صفرم خروجی شروع کرده و تا زمان پایان مدار بیتها را وارد خروجی کنیم، در نتیجه برای این کار از یک شمارنده کمک می گیریم که در هر مرحله به ما اطلاع دهد در صورت شیفت، بیت چندم خروجی مقدار می گیرد. همچنین برای این که تغییر بیتهای ورودی در هنگام اجرای الگوریتم، خللی به آن وارد نکند، مقادیر Set و Reset فلیپفلاپها را طوری درست می کنیم که تنها با سیگنال Start مقدار گیرند. برای تفریق با ۳ نیز به سه جمع کننده نیاز داریم که اعداد ورودی را با منفی ۳ جمع کنند، حالا با دانستن خلاصهای از عملکرد مدار در ادامه به شکل دقیق جزئیات آن را بررسی می کنیم.

در تصویر زیر سه جمع کننده وجود دارد که هر کدام اعداد ۲ ، ۷ و Z را با مقدار دودویی منفی۳ یعنی ۱۱۰۱ جمع کرده و خروجی را در ترمینالهایی نگه میدارند.




شکل٥. جمع کنندههای مدار برای تفریق با ۳

برای آسانی فهم مدار از ترمینالهای زیر که نقیض ورودیها هستند کمک میگیریم:



شکل7. ترمینالهای نقیض کمکی


همچنین سیگنالی را با عنوان SUB STAGE در نظر می گیریم که وظیفه ی آن این است برای ما تعیین کند در واحد زمانی حاضر باید عملیات شیفت صورت گیرد یا تفریق.



شکل۷. سیگنال کمکی SUB_STAGE


نحوه کار کرد این سیگنال این گونه است که اگر یکی از بیتهای پرارزش اعداد ۱ باشد، و در واحد زمانی اول مدار نباشیم، و در واحد زمانی قبلی عملیات تفریق را انجام نداده باشیم، باید عملیات تفریق را انجام دهیم.

لازم به ذکر است که توسط سیگنال PREV_SUB_STAGE و یک DFF نیز میتوانیم عملیات مرتبهی زمانی قبل را نیز ذخیره کنیم و از آن استفاده کنیم. همان طور که پیش تر گفته شد، سیگنال End زمانی فعال می شود که تمامی ورودی ها صفر شوند، پس منطق آن به صورت زیر خواهد بود:




شکل ۸. نحوهی پیادهسازی سیگنال End

همچنین برای بررسی صحیح بودن ورودیها(در دامنهی BCD) نیز به این صورت سیگنال خطا را میسازیم:



شكل ٩. سيگنال خطاى ارقام ورودى

گفتیم که برای تعیین شمارهی بیتی از خروجی که با شیفت به راست مقدار می پذیرد، از یک شمارنده استفاده می کنیم، در شکل زیر می توانید نحوه ی استفاده از آن را ببینید، مقدار clock آن را با سیگنال OR ،SUB_STAGE می کنیم که تنها در زمانی که در حالت شیفت هستیم این شمارنده کارش را انجام دهد، همچنین مقدار Reset آن نیز به سیگنال Start متصل می شود.




شکل ۱۰. شمارنده برای تعیین بیت خروجی

حالا که تمامی جزئیات کماهمیتتر مدار را بررسی کردیم، به توضیح دو بخش اصلی مدار میپردازیم یعنی نحوهی دخیرهی ورودیها و نحوهی نگه داشتن بیتهای خروجی.

آزمایشگاه معماری کامپیوتر

آزمایش پنجم



شکل ۱۱. فلیپفلاپ برای ذخیرهی بیت ورودی و تغییر آن


در شکل بالا همان طور که میبینید با فعال شدن سیگنال Start، بیت صفرم یکان وارد فلیپفلاپ می شود (در صورتی که بیت ۱ باشد به کمک Set و در غیر این صورت به کمک Reset وارد فلیپفلاپ می شود). هنگامی که بخواهیم مقدار جدیدی را درون این سیگنال بریزیم با ۳ حالت روبه رو هستیم:

۱) شیفت به راست: در این حالت سیگنال کناری وارد می شود (در مثال بالا سیگنال کناری بیت صفرم یکان، بیت یکم یکان است، همچنین برای بیت آخر در این حالت چون که دیگر بیتی در سمت چپ آن نداریم مقدار صفر را وارد می کنیم)


 ۲) عدم تغییر: در این حالت یکی از ارقام مدار در حال انجام عملیات تفریق با ۳ است و این رقم نیازی به تفریق ندارد پس سیگنال مربوطه در این واحد زمانی احتیاجی به تغییر نداشته و مقدار خود را نگه میدارد.

۳) تفریق رقم با ۳: این حالت به این معنی است که رقم مربوطه بیت پرارزشش ۱ بوده و نیاز دارد تا با منفی۳ جمع شود و خروجی این جمع را درون فلیپفلاپهایی که رقم را نگه میدارند بریزد.

حال که تمامی حالات را بررسی کردیم کل بخش ذخیره و تغییر ورودیها را در عکس زیر میتوانید مشاهده کنید:




شکل ۱۲. نمای کلی تمامی فلیپفلاپهای سه رقم ورودی



شکل۱۳. فلیپفلاپ برای مقدار دادن به بیتهای خروجی

تنها بخش باقی مانده از مدار نحوه ی ایجاد خروجی هاست. ما ده بیت خروجی داریم و برای هر کدام یک فلیپفلاپ در نظر می گیریم، ورودی این فلیپفلاپها همواره بیت صفرم یکان است، چرا که هر بار با شیفت به راست دادن این بیت از مدار خارج می شود و طبق الگوریتم باید به خروجی برسد. نکته ی اصلی پیدا کردن جایگاه مناسب این بیت خروجی است که پیش تر گفتیم به کمک شمارنده این مشکل را حل می کنیم. در شکل بالا می بینید که clock به صورت OR سهتایی از یک عدد، سیگنال SUB_STAGE و sub مدار است. علت آن این است که می خواهیم تعیین کنیم اگر در شماره ی درست بیت خروجی نیستیم، و یا اگر در حالت تفریق هستیم، لبه ی clock برای ما بیاثر شود و فقط هنگامی تاثیر بپذیرد که در حالت شیفت باشیم و همچنین شمارنده به ما اعلام کند نوبت سیگنال خروجی مربوطه است. همچنین سیگنال خروجی ها همگی سیگنال خروجی مربوطه است. همچنین سیگنال نیز به Start متصل می کنیم تا در هنگام آغاز مجدد مدار خروجی ها همگی پاک شوند. در شکل زیر نیز کل بخش مربوطه را مشاهده می کنید:




شکل۱۱. تمامی DFFهای خروجی با منطقی مشابه شکل۱۳

حالا که تمامی بخشهای مدار را توضیح دادیم، در ادامه به تست آن خواهیم پرداخت و تصاویر تست را قرار خواهیم داد.


تست مدار در پروتئوس

ورودی: ۱۱۰۰۰۰۰۰۰۰ خروجی مورد انتظار: Invalid input




شكل١٥. تست مدار

ورودی: ۱۰۰۱، ۱۰۰۱، معادل ۸۱۵ دهدهی خروجی مورد انظار: ۱۱۰۱۱۱۱۱




شكل١٦. تست مدار

ورودی: ۱۱۱۱ ۱۰۰۱ ۱۱۱۰ معادل ۱۹۷ دهدهی خروجی مورد انتظار: ۱۰۱۱۱۰۱




شكل١٧. تست مدار

ورودی: ۰۰۰۰ ۱۱۰۰۰ معدل ۳۰ دهدهی خروجی مورد انتظار: ۱۱۱۱۰




شكل١٨. تست مدار

ورودی: ۰۰۰۰ ،۰۰۰ معادل صفر دهدهی خروجی مورد انظار: صفر



ورودی: ۱۰۰۱ ۱۰۰۱ معادل ۹۹۹ دهدهی خروجی مورد انتظار: ۱۱۱۱۰۰۱۱۱



پایان گزارش کار آزمایش پنجم