## به نام خدا



# آزمایش ششم

## آزمایشگاه معماری کامپیوتر

دانشكده مهندسي كامپيوتر

دانشگاه صنعتی شریف

#### نویسندگان:

رادین چراغی ۴۰۱۱۰۵۸۱۵

آرین نوری ۴۰۱۱۰۶۶۳


مبین پورعابدینی ۴۰۱۱۱۰۵۵۶

تاريخ ارائه تكليف:


14.4/.0/19

#### مقدمه

هدف از انجام این آزمایش طراحی و پیادهسازی واحد محاسبات و مجموعه ثباتهای عمومی یک کامپیوتر ساده میباشد. این معماری در شکل ۱ نشانداده شده است. در این معماری، امکان انجام جمع و تفریق با انتخاب ثباتهای مبدا و ثبات نگهدارنده نتیجه (مقصد) فراهم می شود. همانطور که در شکل ۱ نیز مشخص شده است، در این کامپیوتر چهار ثبات عمومی R2، R1، R0 و R2 دو دارد. این واحد دو عملوند داشته که یکی میباشند که همگی هشت بیتی هستند. همچنین در این کامپیوتر یک واحد ALU وجود دارد. این واحد دو عملوند داشته که یکی از آنها همواره خروجی ۸ بیتی ثبات R0 بوده و دیگری محتوای یکی از ثباتهای R0 تا R3 یا مقادیر ثابت 0، 1 و 1- میباشد که عملوند دوم از خروجی یک MUX ۸ به ۱ بدست خواهد آمد. دستورات این کامپیوتر نیز همانطور که در شکل ۲ مشخص است، ۶ بیتی میباشد. سه بیت اول آن ALU function بوده که جمع یا تفریق بودن عمل ALU را مشخص می کند. دو بیت بعدی Destination یا مقصد خروجی ALU که یکی از ثباتها میباشد را مشخص کرده و در نهایت سه بیت آخر تعیین کننده عملوند دوم ALU میباشد.




شکل ۱. معماری واحد محاسبات



شكل ٢. قالب دستورات شش بيتي


#### بخش اول: پیادهسازی در پروتئوس

در این بخش به سراغ پیادهسازی مدار در نرمافزار پروتئوس میرویم. ابتدا با استفاده از logic state و push button به ترتیب دستور ورودی ۶ بیتی و کلاک مدار را طراحی می کنیم. شکل ۳ بیانگر این عملیات میباشد.




شکل ۳. ورودیها و کلاک مدار

حال نوبت به طراحی رجیسترها می رسد. برای این کار ابتدا با استفاده از قابلیت default در قسمت subcircuit mode، یک ایسی رجیستر طراحی کرده و ورودیها و خروجیهای ۸ بیتی به علاوه یک ورودی فعال پایین (load\_not (active low) را مشخص می کنیم. سپس با استفاده از logic probe خروحیهای این ثباتها را نشان می دهیم. شکل ۴ نمای بیرونی ایسیهای چهار رجیستر ۸ بیتی کامپیوتر و خروجیهای آنها را نمایش می دهد.




شکل ۴. نمای بیرونی ثباتها و خروجیهای آنها

حال بخش داخلی هر ثبات را طراحی می کنیم. ابتدا ورودی ها و خروجی ها را در child sheet هر ثبات مشخص می کنیم. سپس دو ایسی 74175 که رجیسترهای ۴ بیتی می باشند را قرار داده و ورودی ها و خروجی ها را آن دو متصل می کنیم. از آن جایی که ثبات ۸ بیتی که طراحی کرده ایم یک ورودی الاملی ایم الملی ایم ورودی الملی ایم ورودی الملی ایمی الملی الم




شکل ۵. مدار داخلی ثباتهای ۸ بیتی

آزمایش ششم أزمايشگاه معماري كامپيوتر




شكل ۶. ايسى ۷۴۱۷۵: ثبات ۴ بيتى

همانطور که گفته شد، در این کامپیوتر یک واحد ALU وجود دارد که این واحد دارای دو عملوند میباشد. یکی از آنها همواره خروجی ۸ بیتی ثبات R0 بوده و دیگری محتوای یکی از ثباتهای R0 تا R3 یا مقادیر ثابت 0، 1 و 1- میباشد که عملوند دوم از خروجی یک MUX ۸ به ۱ بدست خواهد آمد. برای طراحی MUX ۸ به ۱ از ایسی 74151 در پروتئوس استفاده می کنیم که یک ۸ MUX به ۱ میباشد. از آنجایی که محسبات کامپیوتر ۸ بیتی میباشد بایستی ۸ عدد از این ایسیها را قرار دهیم. ورودی اول تا چهارم این ایسیها بیتهای ثباتهای R0 تا R3 میباشد. ورودی پنجم تمامی این ایسیها صفر بوده (عملوند دوم: صفر) و ورودی هفتم همگی آنها یک (عملوند دوم: 1-) است. ورودی ششم همگی این ایسیها به جز ایسی اول صفر بوده و در ایسی اول یک میباشد(عملوند دوم: 1). ورودیهای select این ایسیها نیز همان بیتهای Source در دستور ۶ بیتی ورودی میباشند. خروجی این MUXها را M0 تا M7 در نظر می گیریم.




شکل ۷. MUX مدار، تشکیل شده از ۸ ایسی 74151



شکل ۸. ایسی ۷۴۱۵۱: MUX ۸ به ۱


اکنون نیاز به یک واحد جمع/تفریق کننده داریم. برای این کار ابتدا با استفاده از قابلیت default در قسمت subcircuit mode یک واحد جمع/تفریق کننده طراحی کرده و ورودیها و خروجیهای ۸ بیتی به علاوه یک ورودی M که نوع عملیات آن را بیان یک ایسی جمع/ تفریق کننده طراحی کرده و ورودیهای آن را OO تا O۲ در نظر می گیریم و به ورودیهای ثباتها متصل می کنیم. همچنین همانطور که گفته شد ورودی اول این واحد خروجی ثبات RO و ورودی دوم آن خروجی MUX یا همان عدد ۸ بیتی MO تا M7 می باشد. شکل ۴ نمای بیرونی این واحد را نشان می دهد.




شكل ٩. نماى بيروني واحد جمع اتفريق كننده

نوبت به طراحی مدار داخلی واحد جمع/تفریق کننده میرسد. پس از مشخص کردن ورودیها و خروجیها در child sheet این واحد، دو ایسی 7483 که جمع کننده ۴ بیتی میباشد را قرار میدهیم. ۴ بیت کم ارزش عدد اول ورودی را به ورودیهای اول ایسی اول و ۴ بیت پر ارزش عدد اول ورودی را به ورودیهای اول ایسی دوم متصل میکنیم. همچنین cout ایسی دوم را به اول وصل میکنیم. از آنجایی که مدار بایستی قابلیت تفریق کردن داشته باشد، ۸ گیت XOR قرار داده و بیتها عدد دوم ورودی را با ورودی را با ورودی به ایسیهای جمع کننده میدهیم. دلیل این کار

این میباشد که در هنگام تفریق کافی است عدد اول را با مکمل ۲ عدد دوم جمع کنیم. بنابراین با انجام عملیات XOR، در صورتی که در حالت تفریق باشیم، بیتهای عدد دوم معکوس میشوند. حال کافی است ورودی M را به عنوان ورودی cin ایسی اول که در حالت تفریق باشیم، بیتهای عدد دوم جمع شود.




شكل ۱۰. مدار داخلى واحد جمع/تفريق كننده




شکل ۱۱. ایسی ۷۴۸۳: جمع کننده ۴ بیتی

تنها قسمت باقیمانده از مدار طبق شکل ۱، ساز و کار طراحی ورودیهای load\_not ثباتها میباشد. همانطور که در شکل نیز مشخص است نیاز به یک دیکودر دو به چهار داریم. بدین منظور از ایسی 74S139 در پروتئوس و در هنگام پیادهسازی روی بورد از ایسی 74S139 در دستور ۶ بیتی ورودی میباشد. همچنین از ایسی 74139 استفاده میکنیم. ورودیهای این دیکودر همان Destination در دستور ۶ بیتی ورودی میباشد. همچنین خروجیهای این دیکودر active low میباشند. بنابراین کافی است همین خروجیها را به عنوان ورودی load\_not به ثباتها بدهیم.




شکل ۱۲. مدار مشخص کننده ورودی load\_not هر ثبات




شکل ۱۳. ایسی ۷۴۱۳۹: دیکودر ۲ به ۴

### آزمایش مدار در پروتئوس


حال میخواهیم مدار را آزمایش کنیم. ابتدا عدد ۳ را در R0 بارگذاری میکنیم. برای این کار بایستی سه بار R0 با یک جمع شود و حاصل دوباره در R0 قرار بگیرد. تصاویر زیر بیانگر این عملیات میباشند.




شکل ۱۴ . آغاز انجام عملیات بارگذاری ۳ در RO



شکل ۱۵. جمع شدن عدد یک با RO و قرارگیری حاصل در RO




شکل ۱۶. جمع شدن عدد یک با RO و قرارگیری حاصل در RO




شکل ۱۷. جمع شدن عدد یک با RO و قرارگیری عدد ۳ در RO

حال میخواهیم عدد ۳ را در R1 بارگذاری کنیم. برای این کار کافی است R0 را با 0 جمع کرده و حاصل را در R1 قرار دهیم.




شکل ۱۸ . آغاز انجام عملیات بارگذاری ۳ در R1




شکل ۱۹. بارگذاری شدن عدد ۳ در R1


اکنون میخواهیم عدد ۵ را در R2 قرار دهیم. برای این کار ابتدا بایستی R0 را با 1- جمع کرده و سپس R0 را با R1 جمع میکنیم و حاصل را در R2 قرار میدهیم. تصاویر آورده شده در ادامه گزارش نشاندهنده این عملیات میباشند.




 $\mathsf{R0}$  مکل ۲۰ . تنظیم ورودیها برای جمع عدد 1- و  $\mathsf{R0}$  و قرارگیری حاصل در



شکل ۲۱. قرارگیری عدد ۲ در RO




شکل ۲۲ . تنظیم ورودیها برای جمع R1 و R0 و قرارگیری حاصل در R2




شکل ۲۳ . قرارگیری عدد ۵ در R2

در نهایت قصد داریم عدد 3- را در R3 بارگذاری کنیم. برای این کار باید R2 را از R0 تفریق کرده و حاصل را در R3 قرار دهیم.




شکل ۲۴. تنظیم ورودیها برای تفریق R2 و R0 و قرارگیری حاصل در R3




شکل ۲۵ . قرارگیری عدد 3- در R3

بخش دوم: پیادهسازی روی بورد


حال مدار را روی بورد در آزمایشگاه پیادهسازی میکنیم. برای سادگی به جای چهار ثبات، فقط دو ثبات R0 و R1 را در نظر میگیریم. همچنین مالتیپلکسرها را ۴ به ۱ در نظر میگیریم که ورودیهای آنها به ترتیب بیتهای R1،R0 و 1- میباشد. ابتدا با استفاده از یک برد بورد و دو ایسی ۷۴۸۳ (جمع کننده ۴ بیتی) و ایسی ۷۴۸۶ (XOR) واحد جمع/ تفریق کننده را مطابق توضیحات قبل میسازیم. تصاویر زیر مدار پیادهسازی شده این واحد را با ورودی و خروجیهای مختلف نشان میدهند.



شکل ۲۶ . پیاده سازی واحد جمع/تفریق کننده، ورودیها: ۱۰ و ۴، خروجی: ۱۴




شکل ۲۷. پیاده سازی واحد جمع/تفریق کننده، ورودیها: ۱ و ۳، خروجی: ۴



شکل ۲۷ . پیاده سازی واحد جمع/تفریق کننده، ورودیها: ۱۰ و ۴، خروجی: ۱۴


با استفاده از یک بورد و ۴ ایسی ۷۴۱۷۵ (ثبات ۴ بیتی) دو ایسی ۸ بیتی R0 و R1 را در بورد پیادهسازی می کنیم. سپس با استفاده از دو بورد و ۴ تا ایسی ۷۴۱۵۳ ( مالتی پلکسر ۴ بیتی) بخش مربوط به MUX را طراحی می کنیم. از آنجایی که ایسی ۷۴۱۵۳ در واقع دو مالتی پلکسر ۴ به ۱ است فقط نیاز به چهار عدد از آنها داریم. تصویر ۲۸ این سه بورد را نشان می دهد.

آزمایش ششم آزمایشگاه معماری کامپیوتر




شکل ۲۸ . پیاده سازی ثباتهای ۸ بیتی و مالتیپلکسرها

حال همانطور که در بخش اول نیز توضیح داده شد نیاز به یک دیکودر برای طراحی load\_not هر ثبات داریم. همچنین در مدار داخلی هر ثبات دیدیم که ورودی load\_not با کلاک AND میشود و به عنوان CLK به ایسیهای ۷۴۱۷۵ داده میشوند. بنابراین




شکل ۲۹




شکل ۳۰

با استفاده از یک ایسی ۷۴۱۳۹ و دو ایسی ۷۴۰۸ (AND) و AND(Hex Invertor) برد زیر را میسازیم. همچنین ورودیها را نیز در این بوردها نشان میدهیم.




شکل ۳۱ . پیاده سازی load\_not و کلاک هر ثبات


در نهایت مدار کلی را با اتصال بوردها به یک دیگر میسازیم. تصاویر زیر مدار کلی را نشان میدهند.



شکل ۳۲ . تصویر مدار نهایی



شکل ۳۳ . تصویر مدار نهایی



شکل ۳۴ . تصویر مدار نهایی