به نام خدا



آزمایش اول

آزمایشگاه طراحی سیستمهای دیجیتال

دانشكده مهندسي كامپيوتر

دانشگاه صنعتی شریف

نویسنده:

رادین چراغی

اميرمحمد محفوظي

شماره دانشجویی:

4.11.0110

4.11.8489

تاريخ ارائه تكليف:

14.4/.4/11


بخش اول

در این آزمایش میخواهیم یک مدار ترکیبی طراحی کنیم که یک خروجی یک بیتی داشته باشد و خروجی آن وقتی ۱ شود که ورودی چهاررقمی BCD آن مضربی از ۳ باشد.


میدانیم عددی بر ۳ بخشپذیر است که باقیمانده مجموع ارقام آن به ۳ صفر باشد. حال به طراحی ایسیهای مورد نیاز برای ساخت مدار اصلی میپردازیم.

از آنجایی که هر رقم BCD ۴ بیتی میباشد ما نیاز به جمع کنندههای ۴ بیتی داریم. بنابراین ابتدا ایسی جمع کننده ۴ بیتی را به صورت سلسله مراتبی طراحی می کنیم.


ابتدا یک Half adder را به صورت زیر طراحی می کنیم.



حال با استفاده از قابلیتهای نرمافزار کوارتوس آن را به یک symbol تبدیل کرده و با استفاده از آن مدار full adder را به صورت زیر طراحی می کنیم.




در نهایت با استفاده از full adder ساخته شده جمع کننده ۴ بیتی را طراحی میکنیم که تصویر آن در صفحه بعد آورده شده است.




یکی دیگر از ایسیهای مورد نیاز ما ایسیای میباشد که باقیمانده یک عدد ۴ بیتی بر ۳ را حساب کرده و به عنوان یک عدد ۴ بیتی خروجی دهد. از آنجایی که باقیمانده به ۳ همواره در ۲ بیت جا میشود دو بیت پرارزش خروجی در این ایسی همیشه صفر میباشند. برای طراحی مدار مربوط به دو بیت کمارزش از جدول کارنو استفاده میکنیم. به اینصورت که برای خروجیهای Remainder[0] جداول کارنو را به صورت زیر طراحی کرده و مدار آنها را بدست میآوریم. از آنجایی که هر رقم BCD حداکثر ۹ است حالتهای ۹ به بالا را don't care درنظر میگیریم.

·						44	A _Y A	+, A .	→	عد الادی					
Aug	00	. 01	11	10	A	0	0.1	11	_10						
20	0	1	0	0	00	٥	0	0	١						
01	\	0	1	5	01	D	'	0	0						
11	X	X	X	X	11	X	X	a	K						
10	0	0	X	X	١,	1	0	X	X						
	Ren	ain d	er[.]			R	erra	inde	er []					
5 An Ay	,A	Ao+	<u> </u>	Ā,Ā	-		5 Ā	ų A _V	- A-A	0 + A x A + A					
+ Ay A.	La	1 A.	Α			+ ALAYA.									
CS Scanned with CamScanner															

حال مدار ایسی را با توجه به عبارتهای بالا میسازیم.




در نهایت نوبت به طراحی مدار اصلی میرسد. روش طراحی مدار به اینصورت میباشد که ابتدا در مرحله اول باقیمانده هر یک از ارقام را به ۳ بدست میآوریم. سپس دوتا دوتا، باقیمانده ها را با هم جمع کرده و دو عدد بدست آمده را نیز باهم جمع میکنیم. در نهایت حاصل آخر را به یک ایسی Remainder3_4 میدهیم تا باقیمانده نهایی عدد اولیه بر ۳ محاسبه شود. درصورتی که حاصل نهایی صفر بود عدد بر ۳ بخش پذیر بوده و در غیر اینصورت بخش پذیر نیست.




نمایش waveform مدار در تصویر زیر قابل مشاهده است. ورودیهای in1 تا in4 را به صورت تصادفی مقداردهی کردهایم.


	Name Value at 0 ps		0 ps 0 ps		80.0 ns		160 ₋ 0 n	9	240,0 ns		320,0 ns	4	100 _, 0 ns		480 ₁ 0 ns	5	50 ₁ 0 ns	640),0 ns		720 _, 0 ns		800,0 ns		880 _, 0 ns		960 ₁ 0 ns	
	ans	80																		15								
>	in0	U 3		3	$\equiv \chi$	2	\perp X	6	X	0	X	6	X	5	X	1	X	8	X	2	$\perp \chi$		6		X	3	X 2	
>	in1	U 6		6	X	5	X	8	X	1	X	9	X	8	X		4		X	5	X	6	\square	5	X	6	5	
>	in2	U 2		2	X	9	\square X	4	\square X	5	X	8	X	1	X	5	X	2	X	7	X	6	X	0	X	2	χ 9	
5	in3	U 3		3	X	2	X	6	X	0	X	6.	X	5	X	1	X	5	X	2	X	-	6		X	3	X 2	

خروجی flow summary مدار:




تصاویر زیر نشان دهنده خروجی RTL viewer مدار می باشند. نسخه pdf آن نیز در پیوست موجود است.





تصویر زیر نشاندهنده خروجی Technology map viewer مدار می باشد.




بخش دوم


در این آزمایش میخواهیم یک مدار ترکیبی طراحی کنیم که یک خروجی یک بیتی داشته باشد و خروجی آن وقتی ۱ شود که ورودی چهاررقمی BCD آن مضربی از ۱۱ باشد.

عدد ورودی را A در نظر می گیریم. مجموع ارقام اول و سوم آن را m و مجموع ارقام دوم و چهارم آن را n مینامیم. میدانیم عدد A در صورتی بر ۱۱ بخشپذیر است که m-m بر ۱۱ بخشپذیر باشد. نکتهی قابل توجه این میباشد که m و n میتوانند سرریز کنند و از ۱۵ بیشتر شوند. بدین منظور در صورتی که هنگام محاسبه m و n بیت cout در واقع از حاصل ۱۱ را کم می کنیم و میدانیم باقیمانده آن به ۱۱ ثابت میماند.). حال پس از انجام تغییرات لازم روی m و n باید تشخیص دهیم آیا m-m برا ۱۱ بخش پذیر است یا نه. برای این کار ابتدا هر کدام از آنها را با ۱۱ مقایسه می کنیم در صورتی که از ۱۱ کوچکتر باشند باقیمانده آنها برا ۱۱ خودشان می باشند. در صورتی که از ۱۱ بزرگتر بودند نیز آنها را با ۵ جمع می کنیم. برای این که تشخیص دهیم آیا m-m بر ۱۱ بخشپذیر است یا خیر، m و n را با هم مقایسه می کنیم. در صورتی که باهم برابر باشند باقیمانده عدد اصلی به ۱۱ برابر با صفر است و بر ۱۱ بخشپذیر است. در غیر این صورت عدد اولیه بر در صورتی که باهم برابر باشند باقیمانده عدد اصلی به ۱۱ برابر با صفر است و بر ۱۱ بخشپذیر است. در غیر این صورت عدد اولیه بر در بخشپذیر نیست.


جمع کننده ۴ بیتی طراحی شده در قسمت اول در اینجا نیز مورد استفاده قرار می گیرد. حال به طراحی مقایسه کننده ۴ بیتی می پردازیم. طراحی ما در این قسمت نیز به صورت سلسله مراتبی می باشد. بدین منظور ابتدا مقایسه کننده تک بیتی را طراحی می کنیم.




حال با استفاده از مقایسه کننده تک بیتی، مقایسه کننده دوبیتی را طراحی میکنیم.



در نهایت با استفاده از مقایسه کننده دوبیتی مقایسه کننده ۴ بیتی را طراحی می کنیم.




تصویر کلی مدار به صورت زیر میباشد. توضیحات مدار در قبل داده شده است.




نمایش waveform مدار به صورت زیر می باشد. ورودی A را به صورت تصادفی داده ایم.

1	lame	Value at 0 ps	0 ps 0 ps	80.0 ns	160,0 ns	240,0 ns	320 ₁ 0 ns	400 ₁ 0 ns	480,0 ns	560 ₁ 0 ns	640,0 ns	720 _, 0 ns	800 ₁ 0 ns	880,0 ns	960 ₁ 0 ns
> /	40	U 1		1	Х 9	X	4	7	X	4	5	Х	6 X	1	
> 1	A1	U 3			3	X	7	9	X	7	X	6	X	0	X 3
01	12	U3		3	χ ο	X	5	2	X	9	X 4	X	2 X	8	Х 3
31	A3	U I		1	X 4	X	0	2	X		7	X	2 X	9	X 1
	ins	B 1										ШП			

خروجی flow summary مدار:



تصویر زیر نشان دهنده خروجی RTL viewer مدار می باشد.



تصویر زیر نشان دهنده خروجی Technology map viewer مدار می باشد.

