### به نام خدا



# آزمایش هشتم

### آزمایشگاه طراحی سیستمهای دیجیتال

دانشكده مهندسي كامپيوتر

دانشگاه صنعتی شریف

#### نویسندگان:

رادین چراغی ۴۰۱۱۰۵۸۱۵

امیرمحمد محفوظی ۴۰۱۱۰۶۴۶۹

سیدعلی جعفری ۴۰۰۱۰۴۸۸۹

تاريخ ارائه تكليف:

14.4/.0/.1

#### مقدمه

هدف از انجام این آزمایش طراحی و پیادهسازی یک کامپیوتر پایه میباشد. برای طراحی این کامپیوتر نیاز به طراحی تعدادی ماژول داریم. این ماژولها عبارتند از:

- ماژول جمع و تفریق اعداد مختلط
  - ماژول ضرب اعداد مختلط
  - واحد محاسبات و منطق (ALU)
- ماژول حافظه داده (۳۲ کلمهای هر کلمه ۱۶ بیت)
- ماژول حافظه دستورات با قابلیت ذخیره ۳۲ دستور ۱۷ بیتی
- واحد پایپلاین که دستورات را از حافظه دستورات خوانده و عملیات مختلط ورودی را به صورت پایپلاین انجام دهد.

#### شرح آزمایش

ابتدا به نحوه ذخیرهسازی اعداد مختلط در حافظه و پیادهسازی آنها در زبان وریلاگ میپردازیم. همانطور که بالاتر گفته شد حافظه داده را ۳۲ کلمه ۱۶ بیتی درنظر گرفتهایم که هر کلمه یک عدد مختلط را نشان میدهد. در هر کلمه ۸ بیت پرارزش قسمت حقیقی و ۸ بیت کمارزش قسمت موهومی عدد مختلط میباشد. با توجه به این توضیحات فایل macros.v را به صورت زیر پیادهسازی کرده و در فایل پروژه قرار میدهیم تا بتوانیم در ادامه از ماکروهای موجود در آن در سایر ماژولها بهره ببریم.

```
define size_spec [15: 0]
define Re(x) x[15:8]
define Im(x) x[7:0]
define signedRe(x) $signed(Re(x))
define signedIm(x) $signed(Tim(x))
```

به طراحی ماژول جمع و تفریق اعداد مختلط میپردازیم. همانطور که از قبل میدانیم در هنگام جمع/تفریق دو عدد مختلط، قسمت حقیقی عدد حاصل از جمع/تفریق قسمتهای حقیقی دو عدد مختلط و قسمت موهومی عدد حاصل نیز از جمع/تفریق قسمتهای موهومی دو عدد مختلطی که روی آنها عملیات انجام میشود بدست میآیند. تصویر صفحه بعد این عملیات را نشان میدهد. در این ماژول ورودی mode مشخص کننده نوع عملیات (جمع/تفریق) میباشد که در صورتی که صفر باشد جمع و در غیر اینصورت تفریق را مشخص می کند.

# Adding and Subtracting Complex Numbers



$$(a + ib) + (c + id) = (a + c) + i(b + d)$$

$$(a + ib) - (c + id) = (a - c) + i(b - d)$$

حال با استفاده از زبان وریلاگ ماژول add\_sub را به صورت زیر پیادهسازی می کنیم.

```
include "macros.v"

module add_sub
(
   input `size_spec a, b,
   input mode, // mode ? sub : add
   output `size_spec out
);

   assign `Re(out) = mode ? `signedRe(a) - `signedRe(b) : `signedRe(a) + `signedRe(b);
   assign `Im(out) = mode ? `signedIm(a) - `signedIm(b) : `signedIm(a) + `signedIm(b);
endmodule
```

برای این ماژول یک تستبنچ طراحی می کنیم که در آن با چهار تست مختلف عملکرد ماژول را آزمایش می کنیم. تصاویر زیر طراحی این ماژول را نشان می دهند.

```
include "macros.v"

module addsub_TB;

reg `size_spec a, b;
 reg mode; // mode ? sub : add
 wire `size_spec out;

add_sub calculator(a, b, mode, out);
```

```
Im(a) = 24;
Re(b) = 54;
Im(b) = -1;
mode = 1;
$display("(%d, %d) - (%d, %d) = (%d, \(\frac{\pi}{\pi}\)d)",
         signedRe(a), `signedIm(a), `signedRe(b), `signedIm(b), `signedRe(out), `signedIm(out));
mode = 0;
$display("(%d, %d) + (%d, %d) = (%d, %d)",
         signedRe(a), `signedIm(a), `signedRe(b), `signedIm(b), `signedRe(out), `signedIm(out));
mode = 0;
display("(%d, %d) + (%d, %d) = (%d, %d)",
        `signedRe(a), `signedIm(a), `signedRe(b), `signedIm(b), `signedRe(out), `signedIm(out));
m(a) = 30;
im(b) = -7;
mode = 1;
$display("(%d, %d) - (%d, %d) = (%d, %d)",
         `signedRe(a), `signedIm(a), `signedRe(b), `signedIm(b), `signedRe(out), `signedIm(out));
```

این ماژول را در ModelSim شبیه سازی می کنیم. تصاویر زیر به ترتیب خروجی transcript و waveform نشان می دهند.

```
VSIM 5> run -all
           24) - ( 54,
# ( -9,
                        -1) = (-63,
                                          25)
# ( 10,
# ( 2,
# ( 43,
# ** Note
           36) + ( 22,
                         -4) = (32,
                                          32)
           81) + ( 0,
                         2) = ( 2,
         30) - ( -12,
                         -7) = (55,
                                        37)
  ** Note: $stop : C:/Users/ideapad 5/Desktop/E8/add_subTB.v(48)
     Time: 50 ps Iteration: 0 Instance: /addsub TB
```

		f718	0a24	4	0251	2b1e		
	36ff	36ff	16fc	:	0002	f4f9		
<pre>/addsub_TB/mode</pre>	1							
<b>≖</b> – <b>♦</b> /addsub_TB/out	c119	c119	2020	0	0253	3725		

به طراحی ماژول ضرب اعداد مختلط می پردازیم. تصویر زیر چگونگی محاسبه عمل ضرب را در اعداد مختلط نشان می دهد.

# Multiplying Complex Numbers Formula



```
(a + ib) (c + id) = (ac - bd) + i(ad + bc)
```

حال با استفاده از زبان وریلاگ ماژول multiply را به صورت زیر پیادهسازی می کنیم.

```
include "macros.v"

module multiply
(
    input `size_spec a, b,
    output `size_spec out
);
    assign `Re(out) = `signedRe(a) * `signedRe(b) - `signedIm(a) * `signedIm(b);
    assign `Im(out) = `signedRe(a) * `signedIm(b) + `signedIm(a) * `signedRe(b);
endmodule
```

برای این ماژول یک تستبنچ طراحی میکنیم که در آن با چهار تست مختلف عملکرد ماژول را آزمایش میکنیم. تصاویر زیر طراحی این ماژول را نشان میدهند.


```
include "macros.v"

module multiplyTB;
  reg `size_spec a, b;
  wire `size_spec out;

multiply calculator(a, b, out);
```

این ماژول را در ModelSim شبیهسازی می کنیم. تصاویر زیر به ترتیب خروجی transcript و waveform نشان می دهند.

```
# ( -1, 4) * ( 5, -3) = ( 7, 23)
# ( 7, 0) * ( 2, -4) = ( 14, -28)
# ( 2, 1) * ( 5, -4) = ( 14, -3)
# ( 4, 7) * (-12, -5) = ( -13, -104)
# ** Note: $stop : C:/Users/ideapad 5/Desktop/E8/multiplyTB.v(42)
# Time: 50 ps Iteration: 0 Instance: /multiplyTB
```



اکنون نوبت به طراحی ماژول ALU میرسد. این ماژول دو عدد مختلط a و b را ورودی گرفته و با توجه به ورودی دوبیتی add\_sub میرسد. این ماژول دو عدد انجام داده و حاصل را در خروجی out قرار میدهد. این ماژول که ابتدا از دو ماژول alu\_op و multiply دو نمونه می گیرد. با توجه به ورودی alu\_op اگر بیت پرارزش آن صفر باشد عملیات جمع یا تفریق و در غیر این صورت عملیات ضرب انجام می شود. همچنین بیت کم ارزش آن مشخص کننده نوع عملیات جمع اتفریق می باشد که در صورتی که صفر باشد جمع و در غیر این صورت تفریق را مشخص می کند. تصویر زیر این طراحی را نشان می دهد.

```
module ALU
(
    input `size_spec a, b,
    input [1:0] alu_op,
    output `size_spec out
);
    wire `size_spec addsub_out, multiply_out;
    add_sub addsub(a,b, alu_op[0], addsub_out);
    multiply mul(a, b, multiply_out);
    assign out = alu_op[1] ? multiply_out : addsub_out;
endmodule
```

همانطور که قبل تر توضیح داده شد، در این کامپیوتر دو حافظه جداگانه داریم که یکی برای دستورات و دیگری برای ذخیره و نگهداری اعداد مختلط میباشد.

ابتدا حافظه مربوط به نگهداری دستورات را طراحی می کنیم. هر دستور در کامپیوتر پایه ما ۱۷ بیتی می باشد. دو بیت اول آن نشان دهنده opcode، بیت سوم تا هفتم مشخص کننده read\_addr1 و بیت دوازدهم تا هفدهم مشخص کننده read\_addr2 می باشد.

ماژول IF\_mem یک ورودی clk دارد که کلاک آن میباشد. همچنین rstN ورودی دیگر این ماژول میباشد که ریست این حافظه بوده و فعال پایین است.

خروجیهای این ماژول همان بخشهای مختف دستور پس از دیکود میباشند که عبارتند از: خروجی دو بیتی opcode، خروجی پنج بیتی write\_addr، خروجی پنج بیتی read\_addr1 و خروجی پنج بیتی read\_addr2.

در این ماژول یک آرایه mem با عمق ۳۲ و پهنای ۱۷ تعریف میکنیم که همان حافظه دستورات میباشد. همچنین یک رجیستر program counter تعریف میکنیم که حاوی آدرس دستور بعدی میباشد و در هر کلاک در صورتی که rstN یک باشد، یکی

به آن اضافه میشود. همچنین در صورتی که rstN صفر باشد، صفر خواهد شد. تصویر زیر طراحی این ماژول را با وریلاگ نشان میدهد.

```
dule IF_mem
                 rstN,
                 opcode,
  output [4:0]
                 write_addr,
                 read_addr1,
  output [4:0]
                 read addr2
  reg [0:16] mem [31:0]; // opcode: 2 bit, write addr: 5 bit, read addr1: 5 bit, read addr2: 5 bit
 reg [4:0] pc;
 assign opcode = mem[pc][0:1];
 assign write_addr = mem[pc][2:6];
 assign read_addr1 = mem[pc][7:11];
 assign read_addr2 = mem[pc][12:16];
 always @(posedge clk or negedge rstN)
    if(!rstN) pc <= 0;
```

حال حافظه مربوط به نگهداری اعداد مختلط را طراحی می کنیم.

ماژول Data\_mem دو ورودی پنج بیتی read\_addr1 و read\_addr2 را دارد که آدرس دو عدد خواسته شده را در حافظه مشخص می کنند. همچنین دارای دو write\_data و write\_addr را می باشد که به ترتیب مشخص کننده دادهای که قرار است در حافظه نوشته شود و آدرس محل نوشتن می باشند. خروجی های این ماژول read\_data1 و read\_data2 می باشند که همان اعداد خوانده شده از حافظه پس از دسترس به آن می باشند.

در این ماژول یک آرایه mem با عمق ۳۲ و پهنای ۱۶ تعریف می کنیم که همان حافظه دادهها میباشد. تصویر صفحه بعد طراحی این ماژول را با وریلاگ نشان میدهد.

```
include "macros.v"
module Data mem
            4:0
                        read addr1,
    input
            4:0
                        read addr2,
            `size spec write data,
                        write_addr,
    input
            4:0
    output `size spec
                          read data1,
    output `size spec
                          read data2
reg `size spec mem [31:0];
assign read data1 = mem[read addr1];
assign read data2 = mem[read addr2];
always @(*) begin
   mem[write addr] <= write data;</pre>
end
endmodule
```

نوبت به طراحی ماژول pipeline میرسد. ورودیهای این ماژول clk و Data\_mem ،Instruction fetch و ریست فعال پایین مدار هستند. پایپلاین این کامپیوتر از چهار مرحله Write Back و Execute(ALU) و Data\_mem ،Instruction fetch تشکیل شده است. این ماژول به لبه بالارونده کلاک حساس میباشد. روش کار اجرای یک دستور به این صورت میباشد که ابتدا در مرحله اول دستور از حافظه مربوط به دستورات واکشی شده، دیکود میشود و ورودیهای لازم به حافظه اعداد داده میشود. سپس در مرحله بعدی دو عدد از حافظه با توجه به pread\_addr1 و read\_addr2 که از دستور به دست آمدهاند، خوانده شده و به واحد منظق و محاسبات داده میشوند. در مرحله عنوان ورودی Execute و محاسبه عملیات را بر اساس opcode دستور انجام داده و خروجی بدست آمده از Write Back به عنوان ورودی write\_data به حافظه، داده میشود. در نهایت در مرحله ALU، عدد حاصل در حافظه در آدرس write\_addr که از دستور خوانده شد، نوشته میشود. نکته قابل توجه این میباشد که برای نگهداری از اجزای مختلف دستور پس از دیکود در کلاکهای متوالی، نیاز به رجیسترهای موقتی tmp1\_write\_addr ،tmp\_op و tmp2\_write\_addr

همچنین به این نکته باید توجه کرد که در هر مرحله و کلاک (به جز کلاکهای اولیه)، سه دستور در پایپلاین وجود دارند. طراحی این ماژول در تصاویر صفحه بعد آورده شده است.

```
include "macros.v"

module pipeline
(
   input clk,
   input rstN
);
   // IF_mem signals
   wire [1:0] ins_pp;
   wire [4:0] ins_write_addr, ins_read_addr2;

   // Data_mem signals
   wire `size_spec mem_read_data1, mem_read_data2;
   reg `size_spec mem_read_data1, mem_read_data2;
   reg `size_spec mem_read_addr1, mem_read_addr2, mem_write_addr;

   // ALU signals
   reg [1:0] alu_op;
   wire `size_spec alu_out;
   reg `size_spec alu_out;
   reg `size_spec alu_read_data1, alu_read_addr2, ins_read_addr1, ins_read_addr2);
   Data_mem MEM(mem_read_addr1, mem_read_addr2, mem_write_data, mem_write_addr, mem_read_data1, alu_read_data2, alu_op, alu_out);

   // tmp registers
   reg [1:0] tmp_op;
   reg [4:0] tmpl_write_addr, tmp2_write_addr;
```

```
always @(posedge clk or negedge rstN) begin
    if (rstN) begin
    // IF
    tmp_op <= ins_op;
    tmp1_write_addr <= ins_write_addr;
    mem_read_addr1 <= ins_read_addr1;
    mem_read_addr2 <= ins_read_addr2;

    // MEM
    alu_read_data1 <= mem_read_data1;
    alu_read_data2 <= mem_read_data2;
    alu_op <= tmp_op;
    tmp2_write_addr <= tmp1_write_addr;

    // ALU
    mem_write_addr <= tmp2_write_addr;
    mem_write_data <= alu_out;
end
end</pre>
```

برای این ماژول یک تستبنچ طراحی می کنیم. جهت آزمایش بهتر مدار بایستی حافظه های دستورات و اعداد را مقدار دهی اولیه کنیم. برای این کار دو فایل IF\_INIT و DATA\_INIT را تولید می کنیم که یکی از آنها شامل ۱۵ دستور ۱۷ بیتی می باشد و دیگری دارای ۳۲ عدد ۱۶ بیتی می باشد که هر کدام مشخص کننده یک عدد مختلط می باشند. در هر یک از فایل ها با استفاده از کامنت، محتویات هر خط (دستور /عدد) توضیح داده شده است و این فایل ها در پیوست آورده شده اند. در تستبنچ ابتدا حافظه های

دستورات و اعداد را مقدار دهی اولیه کرده و سپس تمامی ۱۵ دستور را اجرا میکنیم. در نهایت محتویات حافظه پس از انجام دستورات را در یک فایل جدید به نام new\_mem قرار میدهیم. تصویر زیر ماژول تستبنچ را نشان میدهد.

جهت بررسی درست خروجیها به فایل new\_mem مراجعه شود.

#### خروجی flow summary

```
Flow Summary
Flow Status
                                    Successful - Mon Jul 29 14:20:12 2024
Ouartus II 64-Bit Version
                                    13.1.0 Build 162 10/23/2013 SJ Web Edition
Revision Name
                                    basic_comp
Top-level Entity Name
                                    pipeline
                                    Cyclone IV GX
Family
Total logic elements
                                   0 / 14,400 ( 0 % )
  Total combinational functions
                                   0 / 14,400 ( 0 % )
   Dedicated logic registers
                                   0 / 14,400 ( 0 % )
 Total registers
                                   2/81(2%)
Total pins
Total virtual pins
Total memory bits
                                   0 / 552,960 ( 0 % )
Embedded Multiplier 9-bit elements
Total GXB Receiver Channel PCS
                                   0/2(0%)
Total GXB Receiver Channel PMA
                                   0/2(0%)
Total GXB Transmitter Channel PCS 0 / 2 (0 %)
Total GXB Transmitter Channel PMA 0 / 2 (0 %)
                                   0/3(0%)
Total PLLs
Device
                                   EP4CGX15BF14C6
Timing Models
                                    Final
```

### خروجی RTL Viewer

در تصاویر زیر خروجی rtl viewer مدار نشان داده شده است. فایل pdf در پیوست آورده شده است.

