# به نام خدا



# آزمایش هشتم

# آزمایشگاه طراحی سیستمهای دیجیتال

دانشكده مهندسي كامپيوتر

دانشگاه صنعتی شریف

### نویسندگان:

رادین چراغی ۴۰۱۱۰۵۸۱۵

امیرمحمد محفوظی ۴۰۱۱۰۶۴۶۹

سیدعلی جعفری ۴۰۰۱۰۴۸۸۹

تاريخ ارائه تكليف:

14.4/.0/.1

#### مقدمه

در این آزمایش باید یک Universal Asynchronous Receiver Transmitter یا همان UART طراحی کنیم. در قسمت Transmitter این دستگاه هر بار یک کد ۷ بیتی ASCII به صورت سریال به گیرنده ارسال می شود. در ابتدا یک بیت شروع (Stop)، سپس یک بیت خاتمه (Parity و پس از آن ۷ بیت کد ASCII فرستاده می شود. در نهایت فرستنده یک بیت خاتمه (Start) را ارسال می کند. پس در مجموع ۱۰ بیت از فرستنده به گیرنده ارسال می شود.

در قسمت گیرنده نیز پس از دریافت بیت شروع، ۸ بیت داده (parity و بیتهای کد) در یک رجیستر ۸ بیتی ذخیره میشوند. در انتها نیز بیت stop توسط گیرنده دریافت میشود.

### شرح آزمایش

در هنگام طراحی باید سه ماژول Receiver ،Sender و UART را طراحی کنیم. حال به بررسی هر یک از این ماژولها میپردازیم.

### ماژول Sender

ابتدا به ورودیها و خروجیهای این ماژول میپردازیم.

#### ورودىها

- rstN: همان ریست مدار بوده که فعال پایین می باشد.
  - clk: همان کلاک مدار است.
- dataln: ورودی ۷ بیتی که دادهی ورودی به بخش sender میباشد.

#### خروجىها

- signalOut: سیگنال خروجی مدار بوده که به صورت سریال از فرستنده به گیرنده ارسال می شود.
  - sent: هرگاه فرایند ارسال از فرستنده به گیرنده خاتمه یابد فعال میشود.

ابتدا رجیسترهای لازم را تعریف می کنیم. دو رجیستر data و index\_of\_data به ترتیب برای نگهداری داده ورودی و تعداد بیتهای ارسال شده از فرستنده تا به حال استفاده می شوند. رجیستر current\_state استیت فعلی را نگه می دارد که در ادامه درباره استیتها توضیح می دهیم. در نهایت رجیستر prev\_start نیز مشخص کننده این می باشد که آیا استیت قبلی start بوده یا خیر. همچنین وایر parity\_bit را تعریف می کنیم که همان xor بیتهای data می باشد.

```
module Sender # (parameter START_STOPN = 0) (
    input rstN, clk, start,
    input [6:0] dataIn,
    output reg signalOut, sent
// HELP REGISTERS
reg prev_start = 0;
reg [2:0] current state;
reg [6:0] data;
reg [2:0] index of data; // number of bits have been transmitted minus one
// STATE SPECIFIER PARAMETERS
localparam REST = 0;
localparam START = 1;
localparam PARITY = 2;
localparam TRANSMIT = 3;
localparam STOP = 4;
// PARITY BIT : XOR OF DATA BITS
wire partiy bit;
assign partiy bit = ^data;
```

### از توضيحات مقدمه مي توان متوجه شد اين ماژول پنج استيت دارد. اين استيتها عبار تند از :

- REST: این حالت، همان استیت ابتدایی میباشد که همواره به صورت پیشفرض در این استیت قرار داریم. در این حالت در صورتی که بیت ورودی start فعال باشد به استیت START خواهیم رفت و خروجی sent و start صفر خواهند شد و داده ورودی داخل رجیستر data قرار می گیرد. در غیر اینصورت ماژول در این استیت باقی میماند و اتفاقی رخ نخواهد داد.
- START: این استیت نشان دهنده آغاز عملیات ارسال می باشد و در این حالت، ماژول سیگنال خروجی را برابر با سیگنال start قرار می دهد. همچنین current\_state از START به PARITY تغییر خواهد کرد.
- PARITY: در این استیت بیت parity\_bit به عنوان خروجی سریال مدار قرار داده خواهد شد و مدار به استیت TRANSMIT میرود.
- TRANSMIT: این حالت مربوط به زمان ارسال کد ۷ بیتی میباشد. تا زمانی که در این استیت باشیم بیتی که در اندیس: ITRANSMIT در رجیستر data قرار دارد به عنوان خروجی سریال به گیرنده ارسال میشود. در صورتی index\_of\_data از شش کمتر باشد همچنان در این استیت باقی خواهیم ماند. در غیر اینصورت فرایند ارسال به اتمام رسیده و به استیت STOP میرویم.

• STOP: در این استیت بیت STOP که همان صفر است را در خروجی سریال قرار میدهیم و خروجی sent را فعال می کنیم و به استیت REST می رویم.

تصویر زیر عملیات بالا را نشان میدهد.

```
always @(posedge clk or negedge rstN) begin
    if (~rstN) begin // reset stage
        signalOut <= 0; sent <= 0;
        current_state <= REST;</pre>
        index of data <= 0;
        prev start = 0;
    end
        prev start <= start;</pre>
         case (current state)
             REST: begin
                  if (start && prev_start == 0) begin
                      index of data <= 0; sent <= 0;
                      data <= dataIn;</pre>
                      current state <= START;
             end
             START: begin
                  signalOut <= START STOPN;</pre>
                  current state <= PARITY;</pre>
             end
             PARITY: begin
                  signalOut <= partiy_bit;</pre>
                  current state <= TRANSMIT;</pre>
             end
             TRANSMIT: begin
                  signalOut <= data[index of data];</pre>
                  index of data <= index of data + 1;</pre>
                  if (index of data >= 6)
                      current state <= STOP;
             end
             STOP: begin
                  signalOut <= ~START_STOPN;</pre>
                  current state <= REST;</pre>
                  sent <= 1;
             end
             default: current state <= REST;</pre>
```

#### ماژول Receiver

#### ورودىها

- rstN: همان ریست مدار بوده که فعال پایین میباشد.
  - clk: همان کلاک مدار است.
- serial\_in: بیت ورودی سریال میباشد که از فرستنده به آن ارسال میشود.

#### خروجيها

- data: همان کد ۷ بیتی دریافت شده از فرستنده میباشد.
- parity دریافت شده محاسبه می با parity برای دادههای دریافت شده محاسبه می شود و در صورتی که با parity دریافت شده برابر باشد این سیگنال فعال می شود.
  - received: این بیت در پایان فرایند دریافت فعال می شود.

ابتدا رجیسترهای لازم را تعریف می کنیم. رجیستر index\_of\_data برای نگهداری تعداد بیتهای ارسال شده از فرستنده تا به حال استفاده می شوند. رجیستر current\_state استیت فعلی را نگه می دارد که در ادامه درباره استیتها توضیح می دهیم. رجیستر received\_parity بیت توازن دریافت شده از فرستنده را نگه می دارد. همچنین وایر correct\_parity را تعریف می کنیم که همان xor بیتهای data می باشد.

```
odule Receiver # (parameter START STOPN = 0) (
    input rstN, clk, serial in,
    output reg received,
    output parity_correctness,
    output reg [6:0] data
);
wire
           correct parity;
reg [1:0] current state;
reg [2:0] index_of data;
            received parity;
localparam REST = 0;
localparam PARITY = 1;
localparam RECEIVE = 2;
localparam STOP = 3;
assign correct parity = ^data;
assign parity correctness = received parity == correct parity;
```

این ماژول چهار استیت دارد. این استیتها عبارتند از :

- REST: این حالت، همان استیت ابتدایی میباشد که همواره به صورت پیشفرض در این استیت قرار داریم. در این حالت در صورتی که بیت دریافتی با یک برابر باشد به استیت PARITY خواهیم رفت و خروجی received و مورتی که بیت دریافتی با یک برابر باشد به استیت data قرار می گیرد. در غیر اینصورت ماژول در این استیت باقی میماند و اتفاقی رخ نخواهد داد.
- PARITY: در این استیت بیت parity\_bit در رجیستر received\_parity قرار گرفته و مدار به استیت PARITY: می رود.
- RECEIVE: این حالت مربوط به زمان دریافت کد ۷ بیتی میباشد. تا زمانی که در این استیت باشیم بیت سریال ورودی در بیت با اندیس index\_of\_data در رجیستر data قرار می گیرد. در صورتی index\_of\_data از شش کمتر باشد همچنان در این استیت باقی خواهیم ماند. در غیر اینصورت فرایند دریافت به اتمام رسیده و به استیت STOP میرویم.
  - STOP: خروجی received را فعال می کنیم و به استیت REST می رویم.

تصویر زیر عملیات بالا را نشان میدهد.

```
always @(posedge clk or negedge rstN) begin
   if (~rstN) begin
       index of data <= 0; received <= 0;
       data <= 0;
       current state <= REST;
       case (current_state)
                if (serial in == START STOPN) begin
                     index of data <= 0; data <= 0;
                     current state <= PARITY;
                     received <= 0;
            PARITY: begin
                received_parity <= serial_in;
                current state <= RECEIVE;</pre>
                data[index_of_data] <= serial_in;</pre>
                index_of_data <= index_of_data + 1;</pre>
                if (index_of_data >= 6) begin
                    current_state <= STOP;</pre>
            end
            STOP: begin
                current state <= REST;
                received <= 1;
            default: current state <= REST;</pre>
        endcase
```

در نهایت ماژول UART را طراحی میکنیم. این ماژول کلی آزمایش است و در آن برای از هر کدام از ماژولهای گیرنده و فرستنده یک نمونه گرفته شده است.

```
module UART #(
    parameter START_STOPN = 1
) (
    input rstN, clk, send,
    input [6:0] sending_data,
    output s_out, sent, received,
    output [6:0] received_data,
    output parity_correctness
);
Sender #(START_STOPN) sender (rstN, clk, send, sending_data, s_out, sent);
Receiver #(START_STOPN) receiver (rstN, clk, s_out, received, parity_correctness, received_data);
endmodule
```

حال برای مدار یک تستبنچ طراحی می کنیم. در این ماژول پس از تعریف کردن سیگنالها و رجیسترهای لازم برای دو نمونه گیری از ماژول UART آزمون مدار را آغاز می کنیم. برای آزمون بهتر این ماژول نمونههای U1 و U2 از ماژول الماژول ابه هم نیری از ماژول الماژول الماژول الماژول الماژول الماژول الماژول الماژول الماژول الماژول المی متصل می کنیم. به این صورت که خروجی received از U1 را به عنوان ورودی sending\_data به U2 می دهیم. حال پس از شبیه سازی کلاک با استفاده از بلاکهای always و linitial و المی دهیم. ورودی مدار در حقیقت همان "HELLO" می باشد که در واحدهای زمانی متوالی حروف آن را به عنوان ورودی به U1 می دهیم تا بتوانیم خروجی U2 را مشاهده کنیم.

```
module TB;
  localparam START_STOPN = 1;


reg rstN, clk;
  reg send_1;
  reg [6:0] send_data_1;

wire sent_1, sent_2;
  wire received_1, received_2;
  wire [6:0] received_data_1, received_data_2;
  wire check_1, check_2;
  wire s_out1, s_out2;

UART #(START_STOPN) U1 (rstN, clk, send_1, send_data_1,s_out1, sent_1, received_1, received_data_1, check_1);
  UART #(START_STOPN) U2 (rstN, clk, received_1, received_data_1, s_out2, sent_2, received_data_2, check_2);
  initial clk = 0;
  always #5 clk = ~clk;
```

```
rstN = 1;
   send_data_1 = "H";
   send_1 = 1;
   #220
   send_1 = 0;
   send_data_1 = "E";
   send_1 = 1;
   send_1 = 0;
   #220
   send_data_1 = "L";
   send_1 = 1;
   send_1 = 0;
   #220
   send data 1 = "L";
   send_1 = 1;
   #220
   send_1 = 0;
   send_data_1 = "0";
   send_1 = 1;
   #220
   send 1 = 0;
   #320
   $stop;
end
```

تصویر زیر نمایش waveform را نشان می دهد. همانطور که در تصویر مشخص است ورودی "HELLO" به تدریج از ورودی 101 به خروجی یا نتقال پیدا کرده است و هر بار با انتقال هر حرف، خروجی sent\_2 فعال شده است.



## خروجی flow summary

Flow Summary	
Flow Status	Successful - Mon Jul 29 19:19:01 2024
Quartus II 64-Bit Version	13.1.0 Build 162 10/23/2013 SJ Web Edition
Revision Name	UART_7
Top-level Entity Name	UART
Family	Cyclone IV GX
Total logic elements	53 / 14,400 ( < 1 % )
Total combinational functions	51 / 14,400 ( < 1 % )
Dedicated logic registers	34 / 14,400 ( < 1 % )
Total registers	34
Total pins	21 / 81 ( 26 % )
Total virtual pins	0
Total memory bits	0 / 552,960 ( 0 % )
Embedded Multiplier 9-bit elements	0
Total GXB Receiver Channel PCS	0 / 2 ( 0 % )
Total GXB Receiver Channel PMA	0 / 2 ( 0 % )
Total GXB Transmitter Channel PCS	0 / 2 ( 0 % )
Total GXB Transmitter Channel PMA	0 / 2 ( 0 % )
Total PLLs	0/3(0%)
Device	EP4CGX15BF14C6
Timing Models	Final

# خروجی RTL Viewer تصاویر زیر به ترتیب خروجی RTL viewer مربوط به ماژول Receiver ،Sender و UART را نشان میدهند.

