

دانشگاه صنعتی امیرکبیر

( پلی تکنیک تهران )

دانشكده مهندسي كامييوتر

## برنامهنویسی چندهستهای

تمرین پنجم: آشنایی با مفاهیم CUDA

رادين شايانفر

شماره دانشجویی: ۹۷۳۱۰۳۲

بهار ۱۴۰۰



- ا. اندیس مناسب با x i=blockIdx.x \*blockDim.x + threadIdx.x نوضیح آنکه هر نخ باید ابتدا به اندازه تعداد نخهایی که در بلوکهای پیشین آن هستند (blockIdx.x \*blockDim.x) جلو برود و سپس اندیس آن در همان بلوک تعیین کننده است (threadIdx.x).
- ک. در این صورت نیاز به ۸ بلوک برای پوشش دادن کل آرایه داریم. در نتیجه  $8192 \times 8 = 1024$  نخ در گرید خواهیم داشت.
- "مطابق مستندات کودا<sup>۱</sup>، compute capability یک دستگاه (که با یک شماره ورژن مشخص میشود) مشخص کننده قابلیتهای پشتیبانی شده توسط سختافزار GPU است که به کمک آن برنامهها می توانند در زمان اجرا تشخیص دهند چه دستورالعملها و قابلیتهایی بر روی آن GPU فعال است و با توجه به آن مسیر اجرای برنامه را مشخص کنند.

minor با استفاده از دو بخش major revision number با استفاده از دو بخش compute capability (مثلا X) به میشود. دستگاههایی که revision number (مثلا Y) مشخص میشود و به شکل X. نوشته میشود. دستگاههایی که major revision آنها برابر است، معماری هسته یکسانی دارند. major revision number نیز تنها مشخص کننده برخی بهبودهای معماری هسته (مثلا قابلیتهای جدیدتر) است.

Parallel Thread Execution (یا به اختصار PTX)، یک ماشین مجازی سطح پایین و یک مجموعه Nvidia ست. دستورات (ISA) برای زبان CUDA شرکت

C+ و هم به اسمبلی PTX نوشته شوند. کامپایلر کدهای device در کودا می توانند هم به زبان C++ و هم به اسمبلی PTX نوشته شوند. . . >>> در کد API با host کدهای C++ را به PTX تبدیل می کند و در نهایت بخشهای C++ در کد کدهای C++ در کد می شوند.

باید توجه داشت که کدهای PTX به طور مستقیم قابل اجرا بر روی کارت گرافیک نیستند. در واقع just-in-time در زمان اجرا توسط درایور دستگاه به کد باینری تبدیل میشود که به آن کامپایل PTX (با به اختصار JIT) می گویند. هر چند JIT باعث کندی لود شدن برنامه می شود اما اجازه بهره بردن برنامه از کامپایلرهای بهبود یافته در نسخههای جدیدتر درایور دستگاه را می دهد. همچنین JIT تنها راه اجرای برنامهها روی دستگاههایی است که در زمان کامپایل برنامه وجود نداشتند.

ساختار PTX در مستندات CUDA آمده است٬ در اینجا به چند مورد اشاره می شود:


 $<sup>^{1}\,\</sup>underline{\text{https://docs.nvidia.com/cuda/cuda-c-programming-guide/index.html\#compute-capability}}$ 

<sup>&</sup>lt;sup>2</sup> https://docs.nvidia.com/cuda/parallel-thread-execution/index.html#syntax



- PTX حساس به بزرگی و کوچکی حروف است و از حروف کوچک برای کلمات کلیدی استفاده می کند. همچنین whitespaceها در آن نادیده گرفته می شوند (مگر زمانی که برای جدا کردن قسمتهای مختلف استفاده شود)
- در آن می توان از preprocessorهای زبان C (مانند C مانند C و ...) استفاده کرد. کامنت گذاری در آن نیز مانند زبان C انجام می شود.
- یک دستور در PTX یا یک راهنما (directive) است یا یک دستور (instruction). دستورات می توانند با یک لیبل اختیاری شروع شوند و با یک سمی کالن خاتمه می یابند.
- راهنماها با یک نقطه شروع میشوند. در نتیجه تداخلی با مواردی که کاربر تعریف می کند ندارد.
- دستورات در PTX با یک opcode شروع میشوند و صفر یا بیشتر عملوند پس از آنها میآید. در انتها نیز با سمی کالن خاتمه می یابند. عملوندها می توانند متغیرهای داخل رجیسترها، عبارتهای ثابت، آدرس یا نام یک لیبل باشند.

## ۵. در شکل زیر بلوک دیاگرام یک CUDA core را میبینیم.




در واقع هر هسته کودا دارای یک واحد ALU کوچک به همراه تعدادی بخشهای کنترلی دیگر است. از معماری **Turing**، واحدهای عدد صحیح و ممیز شناور از هم جدا شدند. در نتیجه امکان اجرای همزمان دستورالعملهای صحیح و ممیز شناور در این هستهها وجود دارد. در شکل زیر ساختار SMهای معماری Turing و تاثیر جدا بودن پایپلاین واحدهای صحیح و ممیز شناور آن را میبینیم".

-

<sup>&</sup>lt;sup>۳</sup> منبع عکس: <u>NVIDIA TURING GPU ARCHITECTURE</u> ص. ۱۳





Profiling many workloads shows an average of 36 integer operations for every 100 floating point operations.

۶. هستههای تنسور هستههایی هستند که می توانند عمل ضرب تنسورها (مثلا ماتریس را) با سرعت بالایی انجام دهند. از آنجا که ضرب تنسورها محاسبات زیادی دارد، این هستهها به شکل بهینه و پرسرعت می توانند این کار را انجام دهند. به عنوان مثال در اولین نسل این هستهها که در معماری Volta اضافه شد، امکان انجام عمل GEMM را بر روی ۶۴ ماتریس ۴ در ۴ (از نوع ممیز شناور ۱۶ بیتی) در یک کلاک را دارند. در نسلهای اخیر هستههای تنسور تعداد ضربها به ۱۲۶ ضرب رسیده و همچنین نوع دادههای جدیدتری نیز پشتیبانی می شوند.

استفاده از هستههای تنسور نیز به سادگی قابل انجام است. تنها کافی است فلگی را در استفاده از درایور مشخص کنیم (با استفاده از WMMA API) که از هستههای تنسور استفاده کند. در صورتی که نوع داده پشتیبانی شود و ابعاد ماتریسها مضربی از ۸ باشد، بقیه کارها توسط سختافزار انجام می شود.

در سطح اسمبلی نیز، با قرار دادن دادهها با فرمت مشخص در رجیسترها و اجرای دستور ضرب ماتریس، ضرب به صورت بهینه و با سرعت بالا (گاهی تا ۸ برابر سریعتر از هستههای عادی) انجام میشود.

**۷.** بله این کار ممکن است. با استفاده از سوییچهای زیر در nvcc امکان آن وجود دارد.

nvcc -Xcompiler -fopenmp -lgomp

<sup>&</sup>lt;sup>4</sup> General Matrix Multiplication:  $\boldsymbol{C} \leftarrow \alpha \boldsymbol{A} \boldsymbol{B} + \beta \boldsymbol{C}$ ,



کاربرد این کار می تواند در مواردی باشد که همزمان با اینکه کارت گرافیک مشغول انجام کارهایی است که مشابه هم هستند (مثلا محاسبات ماتریسی که به خوبی با مدل SIMD کار می کند)، پردازنده هم بتواند برخی کارهایی که مستقل از هم هستند اما شباهتی به هم ندارند (مثلا استفاده از task در OpenMP) را به طور موازی انجام دهد تا سرعت اجرا بیشتر شود.

رار دارد. Q8.cu کد برنامه در فایل کد برنامه  $\mathbf{Q}$ 

در این برنامه در یک گرید ۴ بلوک قرار دارد و در هر بلوک ۸ نخ ساخته می شود. سپس هر نخ شماره threadIdx.x و threadIdx.x خود را چاپ می کند. یک نمونه از اجرای این کد در شکل زیر آمده است.

- ۹. کد برنامه در فایل Q9.cu آمده است. اندازه بردارها برابر ۱۰۰ میلیون در نظر گرفته شده و زمانهای اجرا، تنها از میانگین گیری زمان ۱۰ عمل جمع (و نه پر و کپی کردن آرایهها) محاسبه شده است. همچنین از GPU با Compute Capability برابر 6.1 استفاده شده است. لازم به ذکر است در انتهای تابع انجام محاسبات روی GPU، نتایج محاسبات توسط OpenMP به کمک چند نخ روی CPU بررسی میشوند و در صورت نادرست بودن نتایج جمع خطا داده میشود.
- می شود. زمان اجرا در این حالت serial Add انجام می شود. زمان اجرا در این حالت ۱۴۶۳۱۱ ثانیه به دست آمده است.
- B. با موازی سازی کد سریال روی  $\Lambda$  هسته به کمک OpenMP زمان اجرا به ۰.۰۸۶۱۰۹ ثانیه کاهش  $\operatorname{CPU}$  می یابد. موازی سازی روی  $\operatorname{CPU}$  در تابع  $\operatorname{CPU}$  آمده است.



C. تابع gpuAdd محاسبات را به کمک کودا بر روی GPU انجام میدهد. در این تابع ابتدا به هر نخ تنها یک المان برای محاسبه نسبت میدهیم. در نتیجه grid size برابر تعداد المانهای بردارها یک المان برای محاسبه نسبت میدهیم. در نتیجه المانهای بردارها (۱۰۰ میلیون) خواهد بود. با تغییر اندازه بلوکها، جدول زیر را پر میکنیم.

جدول ۱ - زمانهای اجرا با پردازش یک المان در هر نخ

1024	512	256	128	
0.008113	0.008039	0.008090	0.008218	زمان اجرا (ثانیه)

به نظر می رسد اندازه بلوک بسیار کوچک (۱۲۸) و بسیار بزرگ (۱۰۲۴) چندان مناسب نیست. می دانیم که اندازه بلوک بسیار کوچک یا بسیار بزرگ به علت محدودیتهای مختلف GPUها، نمی تواند به خوبی همه هسته های پردازشی آن را پر کند.

اجرا در با اضافه کردن متغیر و تابع مذکور را با اضافه کردن متغیر متغیر میدهیم. زمانهای اجرا در با با اضافه کردن متغیر می کنیم. جدول زیر پر می کنیم.

جدول ۲ - زمانهای اجرا (ثانیه) با پردازش چند المان در هر نخ

لوک	اندازه ب	تعداد المان پردازشی توسط هر نخ	
512	256	عداد الله پردارسی توسط هر دع	
0.008072	0.008020	1	
0.008864	0.009032	۴	
0.016394	0.012626	٨	
0.056279	0.037284	18	

- i. به وضوح **ریزدانگی** در این مسئله مناسبتر است. در واقع سریعتر بودن محاسبات روی .i GPU نسبت به CPU نیز به علت ریزدانگی بسیار بیشتر GPU نسبت به CPU است. این موضوع از آن جا ناشی می شود که در این مسئله، وظایف (atask) شبیه به هم و ریز هستند و به خوبی با معماری SIMD در GPUها می توانند موازی شود.
- ii. تعداد نخها و اندازه بلوک مناسب ارتباط مستقیمی با نوع مسئله و معماری GPU دارد. می میدانیم که هر معماری GPU، محدودیتهای مختلفی دارد. محدودیتهایی مانند تعداد نخهای هر بلوک، تعداد بلوکهای قابل اجرای همزمان روی SMها، تعداد رجیسترهای مورد استفاده هر بلوک از عواملی هستند استفاده هر نخ و بلوک و اندازه shared memory قابل استفاده هر بلوک از عواملی هستند که می توانند موجب کاهش occupancy و کارایی شوند. گلوگاه شدن یا نشدن این محدودیتها ارتباط مستقیمی با تعداد نخها و اندازه بلوک دارد.



.10

- A. کد کودای نوشته شده، پس از کامپایل توسط nvcc به ptx بدیل میشود. Ptx یک زبان شبه اسمبلی است که شباهت زیادی به زبان ماشین دارد، اما هنوز قابل اجرا روی دستگاه نیست. در زمان لود کردن برنامه و پیش از اجرای آن، درایور با کامپایل ptx و تبدیل آن به SASS، آن را به کد باینری قابل اجرا روی دستگاه تبدیل میکند.
- C در زبان C تابع malloc یک اشاره گر به حافظه تخصیص داده شده برمی گرداند. در malloc در زبان C در زبان C در زبان C اشاره گر به حافظه دیگری (status اجرای تابع) استفاده می شود، لازم است تا خروجی ذکر شده (اشاره گر به حافظه اختصاص داده شده) در یکی از آر گومانهای تابع ریخته شود. به همین دلیل و برای تغییر مقدار اشاره گر در scope تابعی که cudaMalloc را صدا زده است، نیاز به اشاره گر دو گانه داریم.