# 피드-포워드 커패시터를 통해 시스템 성능을 개선하는 방법

How a feed-forward capacitor improves system performance

노이즈 감소 핀을 통해 시스템 성능을 개선하는 방법에서는 레퍼런스 전압(C<sub>NR/SS</sub>)과 병렬로 커패시터를 사용하여 출력 노이즈를 줄이 고 회전율을 제어하는 방법에 대해 다룬 적이 있다. 본 기고문에서는 출력 전압을 낮추는 다른 방법인 피드 포워드 커패시터(CE) 사용 에 대해 다룰 예정이다.

글/카일 반 렌터검(Kyle Van Renterghem), TI 마케팅 및 애플리케이션 관리자

이즈 감소 핀을 통해 시스템 성능을 개선하는 방법 ──에서는 레퍼런스 전압(C<sub>NR/SS</sub>)과 병렬로 커패시터를 사용하여 출력 노이즈를 줄이고 회전율을 제어하는 방법 에 대해 다룬 적이 있다. 본 기고문에서는 출력 전압을 낮 추는 다른 방법인 피드 포워드 커패시터(CFF) 사용에 대해 다룰 예정이다.


## 피드 포워드 커패시터란 무엇인가?

피드 포워드 커패시터는 그림 1과 같이 저항 분배기의 상단 저항과 병렬로 배치하는 선택적 커패시터이다.

노이즈 감소 커패시터와 마찬가지로 피드 포워드 커패 시터(C<sub>NR/SS</sub>)를 추가하면 노이즈 개선, 안정성, 부하 응답, PSRR(전원 공급 제거비)와 같은 여러 가지 효과를 기대할 수 있다. '저손실 레귤레이터를 지원하는 피드 포워드 커 패시터 사용의 장단점'이라는 애플리케이션 보고서에서는 이러한 이점에 대해 광범위하게 다룬다. 또한 저항 네트워 크가 외부에 있기 때문에 조절식 LED를 사용할 때만 피드 포워드 커패시터가 실행 가능하다는 점도 주목할 만하다.

In the article, LDO basics: noise: How a noise  $oldsymbol{\perp}$ reduction pin improves system performance, I discussed how to lower output noise and control the slew rate by using a capacitor in parallel with the reference voltage(C<sub>NR/SS</sub>). For this article, let's discuss another method to lower output noise: using a feedforward capacitor( $C_{FF}$ ).

그림 1. 피드 포워드 커패시터를 사용한 저손실(LDO) 레귤레이터



## 노이즈 개선

전압 조정 제어 루프의 일환으로, LDO의 오류 증폭기는  $V_{OUT} = V_{REF} \times (1 + R_1/R_2)$ 가 될 수 있도록 전계 효과 트랜지스터(FET)의 게이트를 구동하는 비반전 증폭기 회로와 비슷하게 저항 네트워크( $R_1$  및  $R_2$ )를 사용하여 레퍼런스 전압의 게인(Gain)을 증가시킨다. 이러한 증가는  $1 + R_1/R_2$ 배만큼 DC 전압의 게인이 증가한다는 것을 의미한다. 오류 증폭기의 대역폭 내에서 레퍼런스 전압의 AC 요소(노이즈 등)도 게인이 증가한다.

상단 저항( $C_{FF}$ )에서 커패시터를 추가하여 특정 범위의 주파수 범위에 대해 AC 션트가 도입된다. 즉, 해당 주파수 범위의 AC 요소를 유니티 게인(Unity Gain, 단위 이득) 내에서 유지하고 있다. 이 주파수 범위는 사용 중인 임피던스 속성에 따라 결정된다는 사실을 명심한다.


**그림 2**는 서로 다른  $C_{FF}$  값을 사용하여 TPS7A91의 노이즈가 감소했음을 보여준다.

상단 저항에 100-nF 커패시터를 추가하면 노이즈를 9  $\mu V_{RMS}$ 에서  $4.9\mu V_{RMS}$ 로 줄일 수 있다.

### 안정성 및 과도 응답 개선

C<sub>FF</sub>를 추가하면 LDO 피드백 루프에 영점(Z<sub>FF</sub>)과 극점 (P<sub>FF</sub>)도 도입되며, **방정식 1** 혹은 **방정식 2**로 계산한다.

그림 2. TPS7A91 노이즈와 CFF 값의 비교



# What is a feed-forward capacitor?

A feed-forward capacitor is an optional capacitor placed in parallel with the top resistor of the resistor divider, as shown in **Figure 1**.

Much like the noise-reduction capacitor ( $C_{NR/SS}$ ), adding a feed-forward capacitor has multiple effects. These effects include improved noise, stability, load response and the power-supply rejection ratio (PSRR). The application report, "Pros and Cons of Using a Feedforward Capacitor with a Low-Dropout Regulator," covers these benefits extensively. It's also worth noting that a feed-forward capacitor is only viable when using an adjustable LDO because the resistor network is external.

# Improved noise

As part of the voltage regulation control loop, the error amplifier of the LDO uses the resistor network( $R_1$  and  $R_2$ ) to increase the gain of the reference voltage, similar to a noninverting amplifier circuit that drives the gate of the field-effect transistor so that  $V_{OUT} = V_{REF} \times (1 + R_1 / R_2)$ . This increase means that the DC voltage of the reference will be gained up by a factor of  $1 + R_1 / R_2$ . Within the bandwidth of the error amplifier, the AC elements(such as noise) of the reference voltage are gained up as well.

By adding a capacitor across the top resistor(C<sub>FF</sub>), you are introducing an AC shunt for a particular range of frequencies. In other words, you are keeping the AC elements in that frequency range within unity gain. Keep in mind that the impedance properties of the capacitor you're using will determine this frequency range.

Figure 2 illustrates the reduction in noise of the TPS7A91 by using different  $C_{FF}$  values.

$$Z_{FF} = 1 / (2 \times \pi \times R_1 \times C_{FF})$$
 (1)

$$P_{FF} = 1 / (2 \times \pi \times R_1 // R_2 \times C_{FF})$$
 (2)

그림 3과 같이 유니티 게인이 발생하는 곳에 주파수 앞 에 제로를 놓으면 위상 여유가 개선된다.


Z<sub>FF</sub>가 없으면 유니티 게인이 더 일찍 발생하며, 약 200kHz이다. 영점을 추가하면 유니티 게인 주파수가 오른 쪽으로 약간 밀려 약 300kHz가 되지만 위상 여유도 개선 된다. Ppp는 유니티 게인 주파수의 오른쪽에 있기 때문에 위상 여유에 미치는 영향은 미미하다.

추가 위상 여유는 LDO의 개선된 부하 과도 응답에서 명 확하게 드러난다. 위상 여유를 추가하면 LDO가 덜 울리고 더 빨리 안정된다.

## PSRR 개선

영점과 극점의 배치에 따라 게인 롤오프도 전략적으로 줄일 수 있다. 그림 3은 영점이 100kHz에서 시작하는 게 인 롤오프에 대한 영점의 영향을 보여준다. 주파수 대역의 게인을 높이면 해당 대역의 루프 응답도 개선되어 그 특정

그림 3. 피드 포워드 보상만을 사용한 일반적인 LDO의 게인/위상 플롯



By adding a 100-nF capacitor across the top resistor, you can reduce the noise from 9  $\mu V_{RMS}$  to 4.9  $\mu V_{RMS}$ .

# Improved stability and transient response

Adding a  $C_{FF}$  also introduces a zero( $Z_{FF}$ ) and pole( $P_{FF}$ ) into the LDO feedback loop, calculated with Equations 1 and 2:

$$Z_{FF} = 1 / (2 \times \pi \times R_1 \times C_{FF}) \tag{1}$$

$$P_{FF} = 1 / (2 \times \pi \times R_1 / / R_2 \times C_{FF})$$
 (2)

Placing the zero before the frequency where unity gain occurs improves the phase margin, as shown in Figure 3.

You can see that without  $Z_{FF}$ , unity gain would occur earlier, around 200 kHz. By adding the zero, the unity-gain frequency pushes a little to the right at approximately 300 kHz, but the phase margin also improves. Since P<sub>FF</sub> is to the right of the unitygain frequency, its effect on the phase margin will be minimal.

The additional phase margin will be evident in the improved load transient response of the LDO. By adding phase margin, the LDO output will ring less and settle quicker.

# Improved PSRR

Depending on the placement of the zero and pole, you can also strategically lessen the gain rolloff. Figure 3 shows the effect of the zero on gain rolloff starting at 100 kHz. By increasing the gain in the frequency band, you will also improve the loop response for that band, which will lead to improvements in PSRR for that particular frequency range. See Figure 4.

As you can see, increasing the C<sub>FF</sub> capacitance

표1. C<sub>NR</sub> 및 C<sub>FF</sub>의 이점과 주파수 비교

매개 변수	노이즈		
	저주파 (〈1kHz)	중주파 (1kHz~100kHz)	고주파 (〉100kHz)
노이즈 감소 커패시터 (C <sub>NR</sub> )	+++	+	영향 없음
피드 포워드 커패시터 (C <sub>FF</sub> )	+	+++	+

주파수 범위의 PSRR이 개선된다(그림 4 참조).

보이는 바와 같이, CFF 커패시턴스를 높이면 영점이 왼 쪽으로 밀려 더 낮은 주파수 범위에서 루프 응답과 해당 PSRR이 개선된다.

물론, 불안정성을 피하려면 Cm 값과 Zm 및 Pm의 해당 배치를 선택해야 한다. TI는 일반적으로 10nF 와 100nF 사이의 값을 선택하도록 권하지만, 데이터 시트에 규정된  $C_{FF}$  제한을 따르면 불안정성을 방지할 수 있다.  $C_{FF}$  값이 크면 앞서 언급한 장단점 애플리케이션 보고서에 명시된 다른 문제를 일으킬 수 있다.

표 1에는  $C_{NR}$  및  $C_{FF}$ 가 노이즈에 미치는 영향 관련한 경 험 법칙이 나열되어 있다.


### 결론

피드 포워드 커패시터를 추가하면 노이즈, 안정성, 부하 응답, PSRR을 개선할 수 있다. 물론 안정성을 유지하려면 커패시터를 신중하게 선택해야 한다. 여기에 노이즈 축소 커패시터가 더해지면 AC 성능도 크게 개선하는 것이 가능 해진다. 이는 전원 공급을 최적화하기 위해 염두에 두어야 할 몇 가지 도구에 불과하다. 💵

#### 추가 리소스

- [기술기고문] 열, 커패시터 및 커패시턴스 비교, 역전류 방지 등의 주 제에 관한 LDO 기본 사항 자세히 읽어보기
- [데모 비디오 시리즈] LDO 드롭아웃 전압, 전류 제한, PSRR, 노이 즈, 열에 대한 교육에 대해서는 LDO 기본 사항 시청
- [아날로그 애플리케이션 저널 기고문] LDO 노이즈와 관련된 상세한 고찰 읽어보기
- [레퍼런스 가이드] 저손실 레귤레이터 확인하기
- [기술백서] LDO 노이즈 측정 방법 을 통해 실제로 노이즈를 측정하 는 방법 알아보기

그림 4. TPS7A8300 PSRR 및 CFF 값의 비교



pushes the zero leftward, which will lead to a better loop response and corresponding PSRR at a lower frequency range.

Of course, you must choose the value of CFF and the corresponding placement of Z<sub>FF</sub> and P<sub>FF</sub> to avoid introducing instability. You can prevent instability by following the C<sub>FF</sub> limits prescribed in the data sheet, though TI generally recommends selecting a value between 10 nF and 100 nF. A large CFF can introduce other challenges outlined in the pros and cons application report mentioned earlier.

**Table 1** lists some rules of thumb regarding how  $C_{NR}$ and C<sub>FF</sub> affect noise.

### Conclusion

Adding a feed-forward capacitor can lead to improvements in noise, stability, load response and PSRR. Of course, you must carefully select the capacitor to maintain stability. When coupled with a noisereduction capacitor, it becomes possible to greatly improve AC performance. These are a just few tools to keep in mind for optimizing your power supply. SN