ELECTRÓNICA DIGITAL 3

CLASE 8

Módulo GPDMA

Ing. Emiliano Migliore

UNIVERSIDAD NACIONAL DE CÓRDOBA - Facultad de Ciencias Exactas, Físicas y Naturales 2026

El Cuello de Botella de las Interrupciones:



Si el temporizador genera una interrupción cada 1[µs] para actualizar el DAC, ¿cuántas interrupciones por segundo debe atender la CPU y qué impacto tendrá esto en su carga de procesamiento?

$$f_{int} = \frac{1}{1\mu s} = 1000000 \text{ ISR/s}$$

Impacto en la CPU:

- **Saturación por Context Switch**: El núcleo dedica el 100% de su tiempo a salvar y restaurar registros.
- **Inhabilitación de Tareas**: El bucle principal while(1) deja de ejecutarse.
- **Conclusión:** La solución por interrupciones no es escalable para altas frecuencias de muestreo.

El Cambio de Paradigma:



Desvincular el procesamiento de la transferencia de datos, mediante delegación de hardware!


Transferir datos desde la SRAM hacia el DAC sin la intervención constante de la CPU, permite:


- **Independencia:** El flujo de datos viaja por el bus AHB de forma autónoma.
- **Eficiencia:** El núcleo configura la tarea una vez y queda libre para algoritmos complejos.
- **Determinismo:** Se eliminan las latencias variables del software.

Esto se logra mediante el módulo GPDMA!

Módulo GPDMA:

El controlador de **GPDMA** permite gestionar de manera automática el acceso directo a la memoria, a través del bus **AHB**, para la transferencia de datos entre distintas regiones de memoria, desvinculando al core de dichas operaciones de transferencia.





DMA controller block diagram

AHB (Advanced High-performance Bus)
APB (Advanced Peripheral Bus)

Módulo GPDMA: Canales y Modos de Transferencia

Este controlador cuenta con **8 canales**, permitiendo cada uno de ellos una comunicación unidireccional para las siguientes modalidades de transferencias de 8/16/32 bits:

$$P2M\ (Periférico\ a\ Memoria) \Rightarrow \begin{cases} ADC \\ DAC \\ UART \\ I2S \\ SSP \end{cases} \longrightarrow MEM$$

$$M2M\ (Memoria\ a\ Memoria) \Rightarrow MEM \longrightarrow MEM$$

$$M2P\ (Memoria\ a\ Periférico) \Rightarrow MEM \longrightarrow \begin{cases} ADC \\ DAC \\ UART \\ I2S \\ SSP \end{cases}$$

$$P2P\ (Periférico\ a\ Periférico) \Rightarrow \begin{cases} ADC \\ DAC \\ UART \\ I2S \\ SSP \end{cases} \longrightarrow \begin{cases} ADC \\ DAC \\ UART \\ I2S \\ SSP \end{cases}$$

DMA request signal usage

Transfer direction	Request generator	Flow controller
Memory-to-peripheral	Peripheral	DMA Controller
Peripheral-to-memory	Peripheral	DMA Controller
Memory-to-memory	DMA Controller	DMA Controller
Source peripheral to destination peripheral	Source peripheral and destination peripheral	DMA Controller

Transfer type bits

Bit value	Transfer type	Controller
000	Memory to memory	DMA
001	Memory to peripheral	DMA
010	Peripheral to memory	DMA
011	Source peripheral to destination peripheral	DMA

Módulo GPDMA: Prioridades y Arbitraje del Bus AHB

En la arquitectura del MCU LPC1769, la asignación de canales para transferencias de datos debe realizarse siguiendo criterios de determinismo y eficiencia de bus:

• **Jerarquía de Prioridades Fijas:**
El controlador implementa un esquema estricto donde el **Canal 0** posee la máxima prioridad y el **Canal 7** la mínima.

• **Cortesía de Bus (M2M en Canal 7):**
El fabricante recomienda el Canal 7 para copias de "Memoria a Memoria". Al relegar estas transferencias masivas al nivel más bajo, se evita saturar el ancho de banda del bus AHB.

• **Determinismo en Tiempo Real:**
Esta estrategia garantiza que los periféricos síncronos (como el ADC o el DAC) no sufran demoras de latencia, evitando la pérdida de muestras (*underflow/overflow*).

• **Transferencia Atómica por Ráfaga:**
Si un canal de mayor prioridad se activa, el GPDMA garantiza la integridad de la ráfaga en curso del canal actual antes de realizar el cambio de contexto (*context switch*).

Módulo GPDMA: Sincronización por Hardware e Interrupciones

El sistema de control de flujo del GPDMA se basa en una arquitectura de **Solicitud/Respuesta (*Request/Acknowledge*)**:

• **Interfaz de Solicitud (*Requests*):**
Se dispone de **16 señales de solicitud** que permiten a los periféricos demandar el servicio del DMA de forma totalmente autónoma.

• **Modos de Pedido:**
Estas señales discriminan automáticamente si el periférico requiere una transferencia **única (*Single*)** o en **ráfaga (*Burst*)**.

• **Señales de Respuesta (*Acknowledge*):**
El controlador notifica al periférico cuando la transferencia ha sido completada, cerrando el ciclo de *handshaking* sin intervención del núcleo.

• **Gestión de Eventos:**
El GPDMA reporta el estado al núcleo mediante dos fuentes de interrupción:

- **INTTC (*Terminal Count*):** Finalización exitosa de la cantidad programada de transferencias.
- **INTERR (*Error*):** Detección de fallos en el bus o errores de direccionamiento.

Módulo GPDMA: Sincronización por Hardware e Interrupciones


DMA Connections

Peripheral Function	DMA Single Request Input (DMACSREQ)	DMA Burst Request Input (DMACBREQ)	DMA Request Signal
SSP0 Tx	0	0	Dedicated DMA requests
SSP0 Rx	1	1	Dedicated DMA requests
SSP1 Tx	2	2	Dedicated DMA requests
SSP1 Rx	3	3	Dedicated DMA requests
ADC	4	4	ADC interrupt request [1]
I^2S channel 0	-	5	Dedicated DMA request
I^2S channel 1	-	6	Dedicated DMA request
DAC	-	7	Dedicated DMA request
UART0 Tx / MAT0.0	-	8	Dedicated DMA requests
UART0 Rx / MAT0.1	-	9	Dedicated DMA requests
UART1 Tx / MAT1.0	-	10	Dedicated DMA requests
UART1 Rx / MAT1.1	-	11	Dedicated DMA requests
UART2 Tx / MAT2.0	-	12	Dedicated DMA requests
UART2 Rx / MAT2.1	-	13	Dedicated DMA requests
UART3 Tx / MAT3.0	-	14	Dedicated DMA requests
UART3 Rx / MAT3.1	-	15	Dedicated DMA requests

[1] Generates an interrupt and/or DMA request depending on software setup.

Módulo GPDMA: Encadenamiento de Transferencias

La dispersión/recopilación se admite mediante el uso de **Listas Enlazadas** o **LLI (Linker List Items)**, son una serie de estructuras que se configuran de manera que una estructura LLI apunta a la siguiente estructura en la secuencia. Cada estructura LLI contiene información sobre una transferencia de DMA, incluyendo la dirección de origen, la dirección de destino, el tamaño de la transferencia, y el ancho de los datos. La ventaja de las listas vinculadas es que permiten encadenar múltiples transferencias de DMA en donde la fuente y las áreas de destino no tienen que ocupar áreas contiguas en la memoria. Una vez que se completa una transferencia, la unidad de control de DMA puede automáticamente avanzar al siguiente elemento de la lista y continuar con la siguiente transferencia sin necesidad de intervención adicional del núcleo.



The first LLI, stored at 0x2002 0000, defines the first block of data to be transferred, which is the data stored from address 0x2002 A200 to 0x2002 ADFF:

- Source start address 0x2002 A200.
- Destination address set to the destination peripheral address.
- Transfer width, word (32-bit).
- Transfer size, 3072 bytes (0XC00).
- Source and destination burst sizes, 16 transfers.
- Next LLI address, 0x2002 0010.

The second LLI, stored at 0x2002 0010, describes the next block of data to be transferred:

- Source start address 0x2002 B200.
- Destination address set to the destination peripheral address.
- Transfer width, word (32-bit).
- Transfer size, 3072 bytes (0xC00).
- Source and destination burst sizes, 16 transfers.
- Next LLI address, 0x2002 0020.


Ejercicio Integrador (1/2)

Programar el microcontrolador LPC1769 en un código en lenguaje C, con una frecuencia de core cclk de 80MHz, para que mediante una interrupción externa en el pin P2.10 por flanco ascendente, se comande secuencialmente las siguientes funcionalidades:

Mediante el ADC se debe digitalizar una señal analógica cuyo ancho de banda es de 80[KHz], y su amplitud de pico máxima positiva es de 3,3V.

- Los datos deben ser guardados, cada 1 segundo, utilizando punteros (ADC_POINTER).
- Los datos deben ser guardados, cada 1 segundo, utilizando el hardware GPDMA (ADC_DMA).

En ambos casos, desde la primera mitad de la memoria SRAM ubicada en el bloque AHB SRAM-bank 0 de manera tal que permita almacenar todos los datos posibles que esta memoria permita, mediante un buffer circular conservando siempre las ultimas muestras.



Mediante el hardware GPDMA se debe transferir los datos desde la primera mitad de la memoria SRAM ubicada en el bloque AHB SRAM-bank 0 hacia la segunda mitad de dicha memoria, en donde se deben promediar todos los datos, y dicho valor digitalizado promediado debe ser transmitido por la UART0 en dos tramas de 1 byte que representan la parte entera y decimal del mismo.

Ejercicio Integrador (2/2)

Mediante el DAC:
Se comienza a sacar las muestras del ADC por el DAC mediante el hardware GPDMA desde las posiciones originales de memoria (DAC_DATA).
Se debe generar una función que represente la forma de onda de la figura, mediante 382 muestras, para ser reproducida por el DAC desde la memoria SRAM ubicada en el bloque AHB SRAM-bank 1 utilizando el hardware GPDMA de tal forma que se logre un periodo de 1s logrando la máxima resolución y máximo rango de tensión permitido. (Se debe indicar cual es el mínimo incremento de tensión de salida de dicha forma de onda). (DAC_WAVE).

