

ELECTRÓNICA DIGITAL II



Trabajo Práctico de Laboratorio N°3 Sistema de Visualización de Datos

Ing. Emiliano Migliore



Control de Displays de 7 Segmentos mediante Multiplexación

Un **Display** es un arreglo de LEDs ubicados de forma estratégica. Si se los agrupa uniéndolos sus cátodos será de **CÁTODO COMUN**, o bien agrupando sus ánodos será de **ÁNODO COMUN**. Por otro lado estos LEDs pueden ser fabricados en forma de Puntos o Segmentos:

Cátodo Común




Anodo Común



La técnica de multiplexación, consiste en encender cada display secuencialmente a una frecuencia a la que parezca que se encuentran todos encendidos:

$$f = 50\text{Hz} \Rightarrow T = \frac{1}{f} = 20\text{ms} \rightarrow t_{\text{DELAY}} = \frac{T}{N^{\circ}_{\text{DSPL}}} = \frac{20\text{ms}}{3} = 6,66\text{ms} \cong 7\text{ms}$$



Visualización de Displays de 7 Segmentos mediante Tablas de Decodificación

Para formar los números a visualizar, se deben encender los segmentos correspondientes a ese número.


Se debe recordar que:

- El display de **Ánodo Común** implica que los segmentos solo se encenderá conectándolos a masa: (0V – Lógica Negativa).
- El display de **Cátodo Común** implica que los segmentos solo se encenderá conectándolos a alimentación: (5V – Lógica Positiva).

El octavo bit corresponde al punto (dp), que no se visualizará aquí. Por lo tanto, se mantendrá apagado.

Tabla Display Ánodo Común									
Carácter	dp	g	f	e	d	c	b	a	HEX
0	1	1	0	0	0	0	0	0	0x40
1	1	1	1	1	1	0	0	1	0x79
2	1	0	1	0	0	1	0	0	0x24
3	1	0	1	1	0	0	0	0	0x30
4	1	0	0	1	1	0	0	1	0x19
5	1	0	0	1	0	0	1	0	0x12
6	1	0	0	0	0	0	1	0	0x02
7	1	1	1	1	1	0	0	0	0x78
8	1	0	0	0	0	0	0	0	0x00
9	1	0	0	1	1	0	0	0	0x18


Tabla Display Cátodo Común									
Carácter	dp	g	f	e	d	c	b	a	HEX
0	0	0	1	1	1	1	1	1	0x3F
1	0	0	0	0	0	1	1	0	0x06
2	0	1	0	1	1	0	1	1	0x5B
3	0	1	0	0	1	1	1	1	0x4F
4	0	1	1	0	0	1	1	0	0x66
5	0	1	1	0	1	1	0	1	0x6D
6	0	1	1	1	1	1	0	1	0x7D
7	0	0	0	0	0	1	1	1	0x07
8	0	1	1	1	1	1	1	1	0x7F
9	0	1	1	0	0	1	1	1	0x67



Control y Visualización de Displays de 7 Segmentos mediante Tablas de Control y Decodificación

Para la creación de tablas, la posición a leer de la misma se realiza mediante el control del registro PCL.

La estrategia a seguir para consultar algún valor de la tabla consiste en cargar en el registro W la dirección de la tabla donde se encuentra el valor a leer y después llamar a la subrutina (Tabla) mediante una instrucción CALL. Posteriormente, mediante la instrucción RETLW se devuelve el valor direccionado al retornar de la subrutina.



Tablas de Decodificación para Displays

```
TABLE_DECO_DSPL_AC/CC
    ADDWF    PCL,F
    RETLW    ;HEX Value for Character 0
    RETLW    ;HEX Value for Character 1
    .
    .
    .
    RETLW    ;HEX Value for Character n
```

Donde Character_1, Character_2, ... , Character_n son los valores a almacenar en la tabla, correspondientes a los valores que serán visualizados en los displays.

Control y Visualización de Displays de 7 Segmentos mediante Tablas de Control y Decodificación

TABLE_CTRL_DSPL_AC

Tablas de Control para Displays AC

TABLE_CTRL_DSPL_AC

ADDWF PCL,F

RETLW b'11111111'

RETLW b'11111110' ;Display 1 - Unidad

RETLW b'11111101' ;Display 2 - Decena

RETLW b'11111011' ;Display 3 - Centena

RETLW b'11110111' ;Display 4 - Unidad Mil

TABLE_CTRL_DSPL_CC

Tablas de Control para Displays CC

TABLE_CTRL_DSPL_CC

ADDWF PCL,F

RETLW b'00000000'

RETLW b'00000001' ;Display 1 - Unidad

RETLW b'00000010' ;Display 2 - Decena

RETLW b'00000100' ;Display 3 - Centena

RETLW b'00001000' ;Display 4 - Unidad Mil

Los valores a almacenar en la tabla, correspondiente a los bits Puerto destinado a las líneas de control los displays.

Interfaces para Multiplexado de Displays de 7 Segmentos

Sean:

$$Display (DSPL) \begin{cases} 1 = \text{Ánodo Común} \\ 0 = \text{Cátodo Común} \end{cases}$$

Línea de Control (LC) $\begin{cases} 1 = \text{Lógica Positiva} \Rightarrow Q(NPN) \rightarrow \text{Activa por Saturación} \end{cases}$

Línea de Datos (LD) $\begin{cases} 0 = \text{Lógica Negativa} \Rightarrow Q(PNP) \rightarrow \text{Activa por Corte} \end{cases}$

La corriente consumida por segmento del DSPL será:

$$I_D = \frac{I_{PORT,max}}{N_{seg}^{\circ}} = \frac{90mA}{7} = 12mA \Rightarrow \begin{cases} \text{si } I_D < 12mA \Rightarrow LD \text{ Pasiva (Resistores)} \\ \text{si } I_D \geq 12mA \Rightarrow LD \text{ Activa (Transistores o Buffers)} \end{cases}$$


ELECTRICAL SPECIFICATIONS

Absolute Maximum Ratings^(†)

Maximum output current sunk by any I/O pin.....	25 mA
Maximum output current sourced by any I/O pin	25 mA
Maximum current sunk by all ports (combined) ⁽²⁾	90 mA
Maximum current sourced by all ports (combined) ⁽²⁾	90 mA


Note 2: PORTD and PORTE are implemented on PIC16F886/PIC16F887 only.

Interfaz con Lógica Negativa




Caso en que DSPL=1 – LC=0 – LD=0

Interfaz con Lógica Positiva




Caso en que DSPL=0 – LC=1 – LD=1

Interfaz con Lógica Mixta




Caso en que DSPL=1 – LC=0 – LD=1

Análisis de Interfaz con Lógica Negativa



Caso en que DSPL=1 – LC=0 – LD=0

Análisis de Interfaz con Lógica Negativa



Caso en que DSPL=1 – LC=0 – LD=0

Análisis de Interfaz con Lógica Negativa

BC327-40 ON Semiconductor®

Según LKT en la malla de entrada (LC), resulta:

$$V_{DD}-V_{OC} = V_{EBQ} + I_{BQ}R_{BC}$$

$$V_{DD}-V_{OC} = V_{BEQ} + \left(\frac{I_{CQ}}{h_{FE}}\right)R_{BC}$$

$$V_{DD}-V_{OC} = V_{BEQ} + \left(\frac{N_{seg}I_D}{h_{FE}}\right)R_{BC}$$

Entonces:

$$R_{BC} = \frac{V_{DD}-V_{OC} - V_{BEQ}}{\frac{N_{seg}I_D}{h_{FE}}} = \frac{5V - 0,1V - 0,72V}{\frac{7 * 12mA}{10}} \cong 510\Omega$$

ON CHARACTERISTICS

DC Current Gain ($I_C = -100\text{ mA}$, $V_{CE} = -1.0\text{ V}$)	BC327 BC327-16 BC327-25 BC327-40	h_{FE}	100 100 160 250 40	- - - - -	630 250 400 630 -	-
Base-Emitter On Voltage ($I_C = -300\text{ mA}$, $V_{CE} = -1.0\text{ V}$)		$V_{BE(on)}$	-	-	-1.2	Vdc
Collector-Emitter Saturation Voltage ($I_C = -500\text{ mA}$, $I_B = -50\text{ mA}$)		$V_{CE(sat)}$	-	-	-0.7	Vdc





Figure 5. “On” Voltages

Análisis de Interfaz con Lógica Negativa

BC327-40 ON Semiconductor®

Según LKT en la malla de salida (LD), resulta:

$$V_{DD} - V_{OD} = V_{EC_{sat}} + V_D + I_{PORT}R_D$$

$$V_{DD} - V_{OD} = V_{CE_{sat}} + V_D + I_D R_D$$

Entonces:

$$R_D = \frac{V_{DD} - V_{OD} - V_{CE_{sat}} - V_D}{I_D}$$

$$R_D = \frac{5 - 0,1V - 0,05V - 1,83V}{12mA} \cong 220\Omega$$





Figure 5. “On” Voltages

ON CHARACTERISTICS

DC Current Gain ($I_C = -100\text{ mA}$, $V_{CE} = -1.0\text{ V}$)	BC327 BC327-16 BC327-25 BC327-40	h_{FE}	100 100 160 250 40	- - - - -	630 250 400 630 -	-
Base-Emitter On Voltage ($I_C = -300\text{ mA}$, $V_{CE} = -1.0\text{ V}$)		$V_{BE(on)}$	-	-	-1.2	Vdc
Collector-Emitter Saturation Voltage ($I_C = -500\text{ mA}$, $I_B = -50\text{ mA}$)		$V_{CE(sat)}$	-	-	-0.7	Vdc

TPL3: Sistema de Visualización de Datos

Utilizar un microcontrolador PIC16F887, con una frecuencia de clock externa de 4 MHz, para implementar un **sistema de visualización de datos**.

El sistema debe controlar **4 displays** conectados según se observa en el esquemático.

El comportamiento del sistema debe cumplir las siguientes condiciones:

1. Cuando se enciende el MCU:

Los 4 displays deben mostrar la secuencia “**Waithing**”, **repitiendo** el patrón (----) **10 veces** con su respectivo periodo de intermitencia de **300 ms**.


DSPLs ON (----) $\xrightarrow{300\ ms}$ DSPLs OFF $\xrightarrow{300\ ms}$ DSPLs ON (----) $\xrightarrow{300\ ms}$ DSPLs OFF $\xrightarrow{300\ ms}$ DSPLs ON (----) ...

2. Finalizada la secuencia “Waithing”:

Los 4 displays deben mostrar el siguiente mensaje, de manera **indefinida**, en función del número de grupo respectivo.

Ejemplo: Grupo x $\Rightarrow$ DSPLs ON (**EdGx**)

TPL3: Sistema de Visualización de Datos



Nota: Consultar tipo de lógica de multiplexado asignada por grupo, para determinar los displays a utilizar.

TPL3: Diagrama de Flujo

