

Universidade Federal de Mato Grosso do Sul

Laboratório de Hardware

System on a Chip

Alunos: Rafael Torres Nantes
Sarah Merigue Baraldi
Professor: Renan Albuquerque Marks

20 de Novembro de
2023

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

2. **Fetch Instruction:** CPU **busca** o endereço da próxima instrução;
3. **Decode Instruction:** CPU **decodifica** a instrução recebida pela **IMEM** e carrega os operandos necessários para a execução;
4. **Execute Instruction:** CPU **executa** a instrução;
5. **Modify Ip:** CPU **altera** o endereço no registrador **IP**.

Além disso, o processador segue a proposta, portanto, trabalha com dados de 1 *byte*, suporta complemento de 2 (números negativos), acessa as duas memórias (**IMEM** e **DMEM**) em arquitetura de pilha e executa as seguintes instruções descritas no **firmware**:

firmware	mneumonic
00000000	HLT
00010000	IN
00100000	OUT
00110000	PUSHIP
01001100	PUSH -4
01001101	PUSH -3
01001110	PUSH -2
01001111	PUSH -1
01000000	PUSH 0
01000001	PUSH 1
01000010	PUSH 2
01000011	PUSH 3
01000100	PUSH 4
01010000	DROP
01100000	DUP
10000000	ADD
10010000	SUB
10100000	NAND
10110000	SLT
11000000	SHL
11010000	SHR
11100000	JEQ
11110000	JMP

O processador possui somente dois registradores:

- **IP** (Instruction Pointer): Armazena o endereço da **instrução** a ser executada, ou seja, aponta para a **IMEM**.
- **SP** (Stack Pointer): Armazena o endereço do topo da pilha da memória de **dados**, ou seja, para **DMEM**.

2.2 Memória

2.2.1 Proposta

A memória proposta possui os mesmos parâmetros **genéricos** da entidade **CPU**:

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

2.2.2 Funções Implementadas

```

architecture behavioral of memory is
    subtype instruction is std_logic_vector((data_width-1) downto 0);
    type mem_type is array ((2 ** data_width - 1) downto 0) of instruction;
    signal mem : mem_type := (others => (others => '0'));

begin
    process(clock)
    begin

        data_out <= std_logic_vector(to_unsigned(0, data_width*4));

        if(data_write = '1' and falling_edge(clock)) then
            mem(to_integer(unsigned(data_addr))) <= data_in(data_width-1 downto 0); -- Instruction (OpCode + Immediate)
            mem(to_integer(unsigned(data_addr)) + 1) <= data_in(2*data_width-1 downto data_width); -- Instruction : PUSHIP, JEQ e JMP
        end if;

        if(data_read = '1') then
            data_out <= mem(to_integer(unsigned(data_addr)) + 3) &
                       mem(to_integer(unsigned(data_addr)) + 2) &
                       mem(to_integer(unsigned(data_addr)) + 1) &
                       mem(to_integer(unsigned(data_addr)) + 0);
        end if;

    end process;

end behavioral;

```

2.3 Codec

2.3.1 Proposta

A entidade Codec é ser **instanciada** dentro da entidade **SoC** e conectda à **CPU**. Sua funcionalidade gira em torno de duas intruções, IN e OUT.

- 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1


```

codec : entity work.codec(dataflow)
  port map(
    interrupt => codec_interrupt,
    read_signal => codec_read,
    write_signal => codec_write,
    valid => codec_valid,
    codec_data_in => codec_data_in,
    codec_data_out => codec_data_out
  );

```

Figura 4: Mapeamento do Codec

```

imem : entity work.memory(behavioral)
generic map(
    addr_width => addr_width,
    data_width => data_width
)
port map(
    clock => clock,
    data_read => imem_data_read,
    data_write => imem_data_write,
    data_addr => imem_data_addr,
    data_in => imem_data_in,
    data_out => imem_data_out
);

```

Figura 5: Mapeamento da IMEM

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

