







Introdução




Elementos Básicos de Memória



(a) D latch




(b) positive-edge-triggered D FF



cik	q*
0	q
1	q
<u> </u>	d

(c) negative-edge-triggered D FF




clk	q*	
-	0	
0	q	
1	q	
₹	d	
	- 0	- 0 0 q 1 q

(d) D FF with asynchronous reset




Elementos Básicos de Memória



Circuitos Síncronos e Assíncronos

- Há três tipos de circuitos sequenciais:
 - Circuitos globalmente síncronos (ou apenas síncronos): Usam FF como elementos de memória e todos os FF são controlados (sincronizados) por um único sinal global de clock. São o tipo mais importante de circuitos sequenciais para projetos complexos.
 - Circuitos assíncronos localmente síncronos: Um circuito composto por vários subsistemas. Cada subsistema é internamente síncrono e usa seu próprio clock, mas os subsistemas (e o circuito de forma global) são assíncronos entre si.
 - Circuitos globalmente assíncronos: Não usam qualquer sinal de clock para coordenador operações nos elementos de memória.






Conteúdo



Diagrama Conceitual de TODOS os Circuitos Sequenciais


 TODOS os circuitos sequenciais seguem exatamente o mesmo diagrama conceitual.



- Pode haver um "Output Logic" para cada saída do circuito.
- Quando uma saída depende apenas de "state_reg" ela é dita "Saída de Moore", senão é uma "Saída de Mealy".

- Os componentes "*Next-State Logic*" e "*Output Logic*" são combinacionais e devem ser descritos separadamente.
- Por serem combinacionais, esses elementos devem ser descritos usando apenas comandos concorrentes do VHDL.
 - A única exceção é quando a lógica (comportamento) do componente é complexa de mais para ser descrita num comando concorrente com poucas linhas de código.
- O registrador (elemento de memória) é a única parte realmente "sequencial" do circuito, e é descrito usando um process.

 Toda "Next-State Logic" tem como entradas as entradas do circuito e o estado atual do circuito (state_reg) e tem como ú



(state_reg) e tem como única saída o próximo estado (state_next).

- Os únicos sinais internos de qualquer circuito sequencial são o estado atual e o próximo estado (state_reg e state_next).
- Cada saída tem sua própria "Output Logic", que pode depender apenas do estado atual ou também de alguma entrada do circuito (saída assíncrona).

 Base para qualquer circuito sequencial (um registrados de "width" bits):

```
ibrary ieee;
                                            sempre parametrizável, visando reuso.
use ieee.std_logic_1164.all;
                                           Não usar valores default (ao menos nos
                                              primeiros primeiros parâmetros),
                                           evitando uso como top-level e forçando
entity registerN is
                                                generic map na instanciação.
    generic( width: positive;
              resetValue: integer := 0 );
              -- control
    port(
              clock, reset, load: in std_logic;
              -- data
              input: in std_logic_vector(width-1 downto 0);
              output: out std_logic_vector(width-1 downto 0));
end entity;
                                     separar sinais de
                                    controle e de dados
```

e possivelmente entradas (mealy)

a declaração deve ter apenas a especificação use ieee.numeric std.all; do tipo do "estado" e apenas dois sinais internos: o estado atual e o próximo estado. Só. architecture behavo of registerN is subtype state is std_logic_vector(width-1 downto 0); signal currentState, nextState: state; a lógica de próximo estado é combinacional e sempre atribui algo para o próximo estado, begin com base nas entradas e no estado atual -- next-state logic nextState <= input when load='1' else currentState; -- memory element o registrador (elemento de memória) nunca muda process(clock, reset) is (a não ser eventualmente a atribuição no estado de reset) e não deve ter mais nenhuma lógica (vai para a NS logic) begin if reset='1' then currentState <= std_logic_vector(to_signed(resetValue, currentState'length)); elsif rising_edge(clock) then currentState <= nextState; end if: end process; -- output logic uma lógica de saída que atribui algo para uma output <= currentState; < saída, com base apenas no estado atual (moore) end architecture;



Contador de Módulo

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.math_real.all;

entity moduleCounter is
    generic( module: positive;
        resetValue: integer := 0 );
port( -- control
        clock, reset, load: in std_logic;
        enb: in std_logic;
        -- data
        input: in std_logic_vector(integer(ceil(log2(real(module))))-1 downto 0);
        output: out std_logic_vector(integer(ceil(log2(real(module))))-1 downto 0) );
end entity;
```



```
num contador, o tipo escolhido para
use ieee.numeric std.all;
                                                    o estado foi "unsigned"
architecture behav0 of moduleCounter is
subtype state is unsigned(integer(ceil(log2(real(module))))-1 downto 0);
signal nextState, currentState: state;
                                                             lógica ainda suficientemente simples
begin
                                                                para que seja usado um único
     -- next-state logic
                                                                    comando concorrente.
                    unsigned(input) when load='1' else
     nextState <=
                    currentState when enb='0' else
                    to_unsigned(0, currentState'length) when currentState=module-1 else
                    currentState+1:
     -- memory element
     process(clock, reset) is
     begin
          if reset='1' then
               currentState <= (to_unsigned(resetValue, currentState'length));</pre>
          elsif rising_edge(clock) then
               currentState <= nextState;
                                                         o registrador (memória)
          end if:
                                                             não foi alterado.
     end process;
     -- output logic
     output <= std_logic_vector(currentState);</pre>
end architecture:
```



- Uma FSM (Finite State Machine) é apenas um circuito sequencial como qualquer outro
 - Porém, costuma ter a lógica de próximo estado (e possivelmente também a lógica de saída) mais complexa, de modo que esses elementos podem vir a ser descritos usando comandos sequenciais.

```
SA: Sensor portão Aberto
                                               SF: Sensor portão Fechado
library ieee;
                                               SO: Sensor Obstáculo no portão
use ieee.std_logic_1164.all;
                                               CR: Controle Remoto acionado
                                               MT: Motor (00 | 01: desligado;
entity PortaoGaragem is
                                                          01: fechando:
    port(-- controle
                                                          10: abrindo
         clock, reset: in std_logic;
         dados
         SA, SF, SO, CR: in std logic;
         MT: out std logic vector(1 downto 0));
end;
```



end process;

Exemplos

```
-- lógica de proximo estado
process(estadoAtual,SA, SF, SO, CR) is
begin
    proximoEstado <= Fechando;
    case estadoAtual is
         when Fechado =>
              if CR='1' then proximoEstado <= Abrindo;
              eles proximoEstado <= Fechado;
              end if:
         when Abrindo =>
              if SA='1' then proximoEstado <= Aberto;
              eles proximoEstado <= Abrindo;
              end if:
         when Aberto =>
              if CR='1' then proximoEstado <= Fechando;
              else proximoEstado <= Aberto;
              end if:
         when Fechando =>
              if SO='1' then proximoEstado <= Abrindo;
              elseif SF='1' then proximoEstado <= Fechado;
              else proximoEstado <= Fechando;
              end if:
    end case:
```

a lógica desse circuito combinacional é complexa demais para um comando concorrente de algumas linhas, então nesse caso (e apenas nesse caso) permite-se que o comportamento seja descrito usando process e comandos sequenciais.

apenas o sinal de "próximo estado" deve ter algo atribuído. Para evitar atribuições "incompletas" e a geração de elementos de memória nesse circuito combinacional, é uma boa prática inicializar o sinal.



```
-- elemento de memória
process(clock, reset) is
begin
if reset='1' then
estadoAtual <= Fechando;
elsif rising_edge(clock) then
estadoAtual <= proximoEstado;
end if;
end process;
```


novamente, o registrador permanece inalterado, a não ser a atribuição do estado de reset, que depende do tipo do estado. Neste caso, é o estado inicial da FSM.

-- lógica de saída with EstadoAtual select MT <= "00" when Aberto, "11" when Fechando, "01" when Fechado, "10" when Abrindo; a lógica de saída é um circuito combinacional cujo comportamento é simples o suficiente para ser descrito com um único comando concorrente de algumas linhas. Portanto, essa deve ser a escolha feita.



Referências Bibliográficas

 Vahid, Frank. Sistemas Digitais: projeto, otimização e HDLs. Porto Alegre: Bookman, 2008. ISBN 978-85-7780-190-9



 Chu, Pomg P. RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability. Wiley-Interscience, 2006.



Pedroni, Volnei. Circuit Design with VHDL.
 The MIT Press, 3th edition, 2020.

