

Universidade Federal de Santa Catarina

Centro Tecnológico





Sistemas Digitais

INE 5406

Aula 5-P

Testbenchs

Profs. José Luís Güntzel, Rafael Luiz Cancian

{guntzel,cancian}@inf.ufsc.br

- •Há várias formas de verificar o funcionamento de um projeto de sistema digital.
- •A simulação usando testbechs é uma das formas mais comuns.
- Um testbench é uma especificação VHDL que é simulada por um simulador VHDL.

•Um testbench é uma descrição em VHDL que contém:

Uma entidade de teste,

Um componente sob teste (UUT),

Um gerador de estímulos para a UUT,

Ferramentas para monitorar respostadas da UUT.

- A entidade de teste é uma entidade vazia, sem sinais de entrada e saída.
- Na arquitetura da entidade de teste é instanciada a entidade sob teste (UUT), que é o componente que será simulado.
- •Na arquitetura também são especificados sinais internos que correspondem ao port da UUT e os estímulos para esses sinais

• Usando VHDL:

Estímulos complexos podem ser gerados mais facilmente,

Construções específicas para simulação podem ser usadas para monitorar as respostas da UUT e fornecer um feedback da simulação ao projetista.

Construções VHDL para Testbenchs

Assert

Testa uma condição booleana. Se for falsa, apresenta uma mensagem na tela de simulação.


A severidade da não-conformidade pode ser definida como "note", "warning", "error" ou "failure".

```
Verifica se as
```


• Crie seu projeto normalmente e compile-o

com sucesso.

Exemplo: somador de 4 bits (Aula 10P)



•Acesse o menu "Processing" → "Start" → "Start Test Bench Template Writer"



- O arquivo gerado tem o nome da entidade top-level e extensão "vht" (Test Bench Output File), e fica armazenado na pasta "simulation/modelsim".
- Acesse o menu "File" → "Open", selecione arquivos do tipo "*.vht" e abra o arquivo "simulation/modelsim/somador4bits.vht"

O testbench criado tem a seguinte estrutura:

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY somador4bits_vhd_tst IS
END somador4bits_vhd_tst;
```

Entidade de teste vazia, sem sinais de entrada ou De saída.

```
ARCHITECTURE somador4bits_arch OF somador4bits_vhd_tst IS
-- constants
-- signals
SIGNAL a: STD LOGIC VECTOR(3 DOWNTO 0);
SIGNAL b: STD LOGIC VECTOR(3 DOWNTO 0);
SIGNAL cin: STD LOGIC;
SIGNAL cout : STD LOGIC;
SIGNAL s: STD LOGIC VECTOR(3 DOWNTO 0);
COMPONENT somador4bits
   PORT (
   a: IN STD LOGIC VECTOR(3 DOWNTO 0);
   b: IN STD LOGIC VECTOR(3 DOWNTO 0);
   cin: IN STD LOGIC;
   cout : OUT STD LOGIC;
   s: OUT STD LOGIC VECTOR(3 DOWNTO 0)
END COMPONENT;
BEGIN
```

Sinais internos correspondentes aos da entidade sob teste

Um componente que é a entidade sob teste (UUT), O top-level do projeto sendo smulado.

INE/CTC/UFSC
Sistemas Digitais - semestre 2011/1

slide 10P.11

```
END COMPONENT;

BEGIN

i1: somador4bits
PORT MAP (

-- list connections between master ports and signals

a => a,

b => b,

cin => cin,

cout => cout,

s => s

);
```

Uma instância da entidade sob teste (UUT), chamada de "i1" com port map para sinais internos com os mesmos nomes.

```
init: PROCESS <
-- variable declarations
                             Processos para gerar estímulos
BEGIN
   -- code that executes only once
                             para a entidade sob teste, e que
WAIT;
                             podem conter construções VHDL
END PROCESS init;
                             como FOR, IF, CASE, etc para
always: PROCESS
                             estímulos mais complexos e também
-- optional sensitivity list
                             comandos como ASSERT para
                             monitorar as respostas da UUT.
-- variable declarations
BEGIN
```

-- code executes for every event on sensitivity list

WAIT;

END PROCESS always;

END somador4bits arch;


 Modifique os processos para geração de estímulos, fazendo com que

Todas as combinações possíveis de entradas sejam geradas ao somador4bits.

Uma mensagem de erro seja apresentada caso o resultado não seja o esperado, em qualquer combinação.

```
always: PROCESS
                                                            É preciso converter
BEGIN
                                                            de "integer" para
    fcin: for var cin in 0 to 1 loop
         if var cin = 0 then cin \le 0;
                                                            "std logic vector"
                               cin <= '1';
         else
         end if;
         fa: for var a in 0 to 2**4-1 loop
             a <= std logic vector(to unsigned(var a, a'length));
             fb: for var b in 0 to 2**4-1 loop
                  b <= std logic vector(to unsigned(var b, b'length));
                  wait for 15ns;
              assert(s=std_logic_vector(to_unsigned(var_a+var_b+var_cin,s'length)))
                           report "Erro na soma" severity error;
             end loop;
         end loop;
    end loop;
END PROCESS always;
END somador4bits arch;
     INE/CTC/UFSC
                                         slide 10P.15
     Sistemas Digitais - semestre 2011/1
                                                                      Prof. José Luís Güntzel
```


- Salve o arquivo de testbench e invoque o modelsim-altera.
- Assim que o modelsim-altera abrir, selecione o menu "Compile" → "Compile", e então selecione o arquivo de testbench "somador4bits.vht" e pressone "Compile".
- Se o testbench estiver correto, ele será compilado com sucesso. Fique atento ao log que aparece.



- •Se a compilação foi bem sucedida, pressione "Done". Caso contrário, volte ao Quartus e corrija os erros de sintaxe".
- Acesse o menu "Simulate" → "Start Simulation".

 Na janela que aparece, selecione "work" e então "somador4bits_vhd_tst", que é a

entidade de teste, e não "somador4bits", que é a top-level do projeto.



- Proceda com a simulação normalmente, incluindo os sinais na forma de onda e ajustando as opções através do menu "Simulate" → "Runtime Options"
- E então executando a simulação com "Simulate → "Run" → "Run 100"
- Só não é necessário criar um arquivo de estímulos e executá-lo, pois os estímulos estão no próprio testbench.

• O diagrama de forma de onda mostra os resultados da simulação, e fica visível a geração de todas as combinações possíveis dos sinais de estímulos,

