

Laboratório 3: Projeto Hierárquico

EEL5105 – Circuitos e Técnicas Digitais

Objetivos


- Entender o conceito de **Projeto Hierárquico**.
- Implementar um Projeto Hierárquico em VHDL usando component e port map.
- Realizar implementações visando fixar os conceitos e as estruturas estudadas.

Projeto Hierárquico


- Abordagem de projeto usada n\u00e3o somente em VHDL.
- Idéia: compartimentalizar o projeto em múltiplos componentes que podem ser criados separadamente e depois integrados e reutilizados.
- Facilita a leitura, entendimento e manutenção do código.

Projeto Hierárquico

• Exemplo 1: somador de números de 4 bits construído usando um



- Projeto Hierárquico
 - Exemplo 1: somador de números de 4 bits construído usando um half adder e full adders
 - Componentes internos são primeiramente projetados:
 - Em seguida, são integrados para construir o somador desejado:



Full

Adder

Half

Adder

Projeto Hierárquico

Exemplo 1 em VHDL: Componentes internos como na aula anterior.

fulladder.vhd

```
library IEEE;
use IEEE.Std Logic 1164.all;
entity fulladder is
port (A: in std logic;
      B: in std logic;
      Cin: in std logic;
      S: out std logic;
      Cout: out std logic
end fulladder;
                             Full
                            Adder
architecture ...
```

halfadder.vhd

```
library IEEE;
use IEEE.Std_Logic_1164.all;
entity halfadder is
port (A: in std_logic;
    B: in std_logic;
    S: out std_logic;
    Cout: out std_logic
);
end halfadder;
architecture ...
Half
Adder
```

• Exemplo 1 em VHDL:

```
library IEEE;
                                                                   begin
use IEEE.Std Logic 1164.all;
                                                                    HA: halfadder port map (A => A(0),
entity somador is
                                                                                               B \Rightarrow B(0),
port (A,B: in std logic vector(3 downto 0);
                                                                                               S \Rightarrow S(0),
      S: out std logic vector(4 downto 0));
                                                                                               Cout => C0);
end somador;
                                                                    FA1: fulladder port map (A => A(1),
architecture soma4 of somador is
                                                                                                B \implies B(1),
                                                                                                Cin => C0,
 signal C0,C1,C2: std logic;
                                                                                                S \Rightarrow S(1),
 component halfadder is
                                                                                                Cout => C1);
 port (A: in std logic;
                                                                    FA2: fulladder port map (A \Rightarrow A(2),
        B: in std logic;
                                                                                                B => B(2),
         S: out std logic;
                                                                                                Cin => C1,
        Cout: out std logic);
                                                                                                S \Rightarrow S(2),
 end component;
                                                                                                Cout => C2);
 component fulladder is
                                                                    FA3: fulladder port map (A \Rightarrow A(3),
  port (A: in std logic;
                                                                                                B => B(3),
        B: in std logic;
                                                                                                Cin => C2,
        Cin: in std logic;
                                                                                                S \Rightarrow S(3),
         S: out std logic;
                                                                                                Cout \Rightarrow S(4));
        Cout: out std logic);
                                                                   end soma4;
 end component;
```

Somador

S

 $A_3 B_3$

FA3

S,

A, B,

FA2

C

 $A_1 B_1$

FA1

S

HA

• Exemplo 1 em VHDL:

```
S,
use IEEE.Std Logic 1164.all;
                                                            HA: halfadder port map (A => A(0),
port (A,B: in std logic vector(3 downto 0);
     S: out std logic vector(4 downto 0));
                                                            FA1: fulladder port map (A => A(1),
                                                                                      in => C0,
 signal C0,C1,C2: std logic;
                                                                  Declarações dos
 component halfadder is
                                                                  componentes já
 port (A: in std logic;
                                                                  existentes (de
                                                                                      => A(2)
       B: in std logic;
                                                                  outros arquivos)
        S: out std logic;
                                                                                     Cin => C1,
        Cout: out std logic)
 end component;
 component fulladder is
                                                            FA3: fulladder port map (A => A(3),
 port (A: in std logic;
       B: in std logic;
       Cin: in std logic;
        S: out std logic;
        Cout: out std logic);
 end component;
```

Somador

 $A_3 B_3$

FA3

A, B,

FA2

C

 $A_1 B_1$

FA1

 \mathbf{A}_{0}

HA

Exemplo 1 em VHDL:

```
S,
                                                          S
                                                                  begin
use IEEE.Std Logic 1164.all;
                                                                  HA: halfadder port map (A => A(0),
                                                                                              B \Rightarrow B(0),
port (A,B: in std logic vector(3 downto 0);
                                                                                              S \Rightarrow S(0),
      S: out std logic vector(4 downto 0));
                                                                                              Cout => C0);
                                                                   FA1: fulladder port map (A => A(1),
                                                                                               B \implies B(1),
                                                                                              Cin => C0,
             Descrição das conexões dos
                                                                                               S \Rightarrow S(1),
             componentes
                                                                                               Cout => C1);
             (note que múltiplas
                                                                   FA2: fulladder port map (A => A(2),
             instâncias de um mesmo
                                                                                               B => B(2),
             componente podem ser
                                                                                               Cin => C1,
             utilizadas
                                                                                               S \Rightarrow S(2),
 end compon
                                                                                               Cout => C2);
 component fulladder is
                                                                   FA3: fulladder port map (A \Rightarrow A(3),
  port (A: in std logic;
                                                                                               B => B(3),
        B: in std logic;
                                                                                               Cin => C2,
        Cin: in std logic;
                                                                                               S \Rightarrow S(3),
        S: out std logic;
                                                                                               Cout \Rightarrow S(4));
        Cout: out std logic);
                                                                  end soma4;
```

Somador

 $A_3 B_3$

FA3

A, B,

FA2

C

 $A_1 B_1$

FA1

HA

A₃ B₃ A₂ B₂ A₁ B₁ A₀

FA3 C₂ FA2 FA1 HA

S₄ S₃ S₂ S₁ S₀

- Projeto Hierárquico
 - Exemplo 1 em VHDL (forma alternativa para port map):

```
library IEEE;
                                                        component fulladder is
use IEEE.Std Logic 1164.all;
                                                          port (A: in std logic;
                                                                B: in std logic;
entity somador is
                                                                Cin: in std logic;
port (A,B: in std logic vector(3 downto 0);
                                                                S: out std logic;
      S: out std logic vector(4 downto 0)
                                                                Cout: out std logic);
     );
                                                         end component;
end somador;
                                                        begin
architecture soma4 of somador is
                                                         HA: halfadder port map (A(0), B(0), S(0), C0);
 signal C0,C1,C2: std logic;
                                                         FA1: fulladder port map (A(1),B(1),C0,S(1),C1);
 component halfadder is
  port (A: in std logic;
                                                         FA2: fulladder port map (A(2),B(2),C1,S(2),C2);
        B: in std logic;
                                                         FA3: fulladder port map (A(3),B(3),C2,S(3),S(4));
        S: out std logic;
        Cout: out std logic);
                                                        end soma4;
 end component;
```

FA3 C₂ FA2 FA1 C₀ HA

S₄ S₃ S₂ S₁ S₀

 $A_1 B_1$

- Projeto Hierárquico
 - Exemplo 1 em VHDL (forma alternativa para port map):

```
library IEEE;
                                                       component fulladder is
use IEEE.Std Logic 1164.all;
                                                         port (A: in std logic;
                Declarações dos
                                                                B: in std logic;
entity somador
                componentes já
                                                               Cin: in std logic;
port (A,B: in s
                                                                S: out std logic;
                existentes (de
                                    to 0)
     S: out st
                                                                Cout: out std logic);
                outros arquivos)
                                                         end component;
                                                       begin
architecture soma4 of somador is
                                                         HA: halfadder port map (A(0), B(0), S(0), C0);
 signal C0,C1,C2: std logic;
                                                         FA1: fulladder port map (A(1),B(1),C0,S(1),C1);
component halfadder is
  port (A: in std logic;
                                                         FA2: fulladder port map (A(2),B(2),C1,S(2),C2);
        B: in std logic;
                                                         FA3: fulladder port map (A(3),B(3),C2,S(3),S(4));
        S: out std logic;
        Cout: out std logic);
                                                       end soma4;
end component;
```


A₃ B₃ A₂ B₂ A₁ B₁ A₀
FA3 C₂ FA2 FA1 HA
S₄ S₃ S₂ S₁ S₀

- Projeto Hierárquico
 - Exemplo 1 em VHDL (forma alternativa para port map):


```
library IEEE;
                                                       component fulladder is
use IEEE.Std Logic 1164.all;
                                                         port (A: in std logic;
                                                               B: in std logic;
entity somador is
                                                               Cin: in std logic;
port (A,B: in std logic vector(3 downto 0);
                                                               S: out std logic;
      S: out std_le Descrição das
                                                               Cout: out std logic);
                   conexões dos
                                                        end component;
end somador;
                   componentes
                                                       begin
architecture soma4 of somador is
                                                       HA: halfadder port map (A(0),B(0),S(0),C0);
 signal C0,C1,C2: std logic;
                                                        FA1: fulladder port map (A(1),B(1),C0,S(1),C1);
 component halfadder is
  port (A: in std logic;
                                                        FA2: fulladder port map (A(2), B(2), C1, S(2), C2);
       B: in std logic;
                                                        FA3: fulladder port map (A(3),B(3),C2,S(3),S(4));
        S: out std logic;
        Cout: out std logic);
                                                       end soma4;
 end component;
```

Projeto Hierárquico


 Exemplo 2: multiplicador por 3 construído usando somadores, que por sua vez foram construídos com half adder e full adders



- Projeto Hierárquico
 - Exemplo 2: multiplicador por 3 construído usando somadores, que por sua vez foram construídos com half adder e full adders




- Projeto Hierárquico
 - Exemplo 2:



```
library IEEE;
use IEEE.Std Logic 1164.all;
entity mult3 is
port (X: in std logic vector(3 downto 0);
      Y: out std logic vector(4 downto 0) );
end mult3;
architecture mult3arch of mult3 is
 signal S: std logic vector(4 downto 0);
 component somador is
  port (A,B: in std logic vector(3 downto 0);
         S: out std logic vector(4 downto 0));
 end component;
begin
 SUM1: somador port map (A => X,
                            B \Rightarrow X
                            S \Rightarrow S);
 SUM2: somador port map (A => X,
                            B \Rightarrow S(3 \text{ downto } 0),
                            S \Rightarrow Y);
end mult3arch;
```

- Projeto Hierárquico
 - Exemplo 2 em VHDL:



```
library IEEE;
use IEEE.Std Logic 1164.all;
entity mult3 is
port (X: in std logic vector(3 downto 0);
      Y: out std logic vector(4 downto 0));
end mult3:
architecture mult3arch of mult3 is
 signal S: std logic vector(4 downto 0);
 component somador is
 port (A,B: in std logic vector(3 downto 0);
        S: out std logic vector(4 downto 0) );
 end component;
begin
 SUM1: somador port map (X, X, S);
 SUM2: somador port map (X, S(3 downto 0), Y);
end mult3arch;
```

- Implemente o Somador de 4 Bits seguindo os seguintes passos:
 - Faça a implementação do half adder no arquivo halfadder.vhd.
 - Faça a implementação do full adder no arquivo fulladder.vhd.
 - Faça a implementação do **somador de 4 bits** mostrado anteriormente no arquivo **somador.vhd**.
 - Finalmente, crie um arquivo usertop.vhd, contendo uma entity usertop, visandoconectar as chaves e LEDRs do kit/emulador ao somador de 4 bits.


Somador

- Ports devem ser SW e LEDR com 18 bits.
- Declarar component somador para poder usá-lo.
- Fazer conexões via port map.

 Faça a implementação do Multiplicador por 3 discutido anteriormente.


 Para tal, passos similares aos usados para o Somador de 4 Bits devem ser seguidos.

 Com o circuito e funcionamento, observe que esse multiplicador por 3 produz resultados incorretos para X > 7. Por quê?




 Implementar um circuito somador/subtrator de 4 bits capaz de realizar soma ou subtração com dois operandos, ou ainda incremento e decremento de um dos operandos.

С	Operação
0 0	A + B
01	A + 1
10	A – 1
11	A – B





• Somador/subtrator a ser implementado:

(FA = Full Adder)




- Implementação do Somador/subtrator
 - Primeiramente implementar componentes básicos:






- Implementação do Somador/subtrator
 - Primeiramente implementar componentes básicos:



- Em seguida, integrá-los em um arquivo somasub.vhd.
- Finalmente, usar usertop.vhd para conectar o somasub com as chaves e leds do kit.



Sugestão de Estudo Avançado

 Implemente um somador de números de 8 bits usando um half adder e full adders. Para tal, pesquise sobre a estrutura for generate disponível em VHDL e use-a para fazer essa implementação.