

Universidade Federal de Santa Catarina

Centro Tecnológico

Departamento de Informática e Estatística Ciências da Computação & Engenharia Eletrônica



Sistemas Digitais

INE 5406


Aula 8-T: Parte 1


3. O Processador MIPS monociclo: construção do bloco operativo (incluindo a ULA e seu controle).

Profs. José Luís Güntzel e Cristina Meinhardt {j.guntzel, cristina.meinhardt}@ufsc.br

Diagrama de Blocos do Sistema


Assumindo que as Memórias estejam embarcadas no chip do MIPS






Componentes do Bloco Operativo

- a memória onde estão armazenadas as instruções
- o contador de programa (PC) para armazenar o endereço da instrução
- um somador para calcular o endereço da próxima instrução (alternativamente, o PC poderia ser um registrador-incrementador)




Componentes do Bloco Operativo




- PC (contador de programa): contém o endereço da instrução em execução
- O endereço da próxima instrução é obtido pela soma de 4 posições ao contador de programa
- A instrução lida é usada por outras porções do bloco operativo

Bloco Operativo à esq. 2 bits **FontePC** EscRea [25-21] Reg a ser **EscMem** lido #1 MemParaReg Dado Reg a ser lido #1 **ULAFonte** Zero Endereço lido #2 ULA Registradores Instrução Reg a ser [15-11] Endereço Dado Resultado Dado escrito lido lido #2 Dado de Memória Memória [15-0] escrita de dados de Instruções RegDst Dado a ser escrito Exten-Operasão de ção sinal Busca de Instruções da LerMem [5-0] ULAOp Profs. Güntzel & Meinhardt INE/CTC/UFSC Slide 8T.6


Sistemas Digitais - semestre 2018/2






Bloco de Controle

Decodificação




Sinal de Controle	Descrição	Função
DVI	Desvio Incondicional	Controle de MUX
DvC	Desvio Condicional	Entrada de AND
LerMem	Leitura na Memória	Controle Memória
MemParaReg	Memória para Registrador	Controle de MUX
ULAOp	Operação da ULA	Controle da ULA
EscMem	Escrita na Memória	Controle Memória
ULAFonte	Fonte dos operandos da ULA	Controle de MUX
EscReg	Escrita no Banco de Registradores	Controle Banco de Registradores
RegDst	Registrador Destino	Controle de MUX



Instruções formato R: add, sub, or, and


- opcode = $\mathbf{0}$
- "funct" define a operação a ser feita pela ALU
- "shamt" (shift amount) é usado em instruções de deslocamento



Simbólico (exemplo): add \$s1,\$s2, \$s3 (\$s1 \leftarrow \$s2 + \$s3)

Componentes do Bloco Operativo


- Um banco de registradores para armazenar os operandos e o resultado das operações
- Uma Unidade Lógica/Aritmética (ULA) que será utilizada para realizar as operações



Slide 8T.12

Componentes do Bloco Operativo

- A instrução (fornecida pelo hardware de busca de instruções) contém o endereço de três registradores
- Dois destes registradores são lidos e passados para a ULA realizar a operação
- O resultado é armazenado em um terceiro registrador
- O controle da ULA determina a operação que será realizada (a partir do campo FNCT da instrução)




INE/CTC/UFSC Sistemas Digitais - semestre 2018/2

Profs. Güntzel & Meinhardt


A ULA do MIPS

- Operandos com 32 bits
- 1 saída para sinalizar se o resultado = 0 (sinal "Zero")
- Possui 3 entradas de controle (8 combinações possíveis)
- Somente 5 combinações são usadas




Entrada de controle da ULA	Função
000	AND
001	OR
010	Adição
110	Subtração
111	Set on less than

Será estuda com mais profundidade ainda nesta aula




Instruções formato I: load word (lw)



Componentes do Bloco Operativo

Elementos Necessários para Executar Iw (e sw)


- Uma memória de dados
- Um módulo de extensão de sinal
- Um banco de registradores (já mostrado)
- Uma ULA (já mostrada)



Componentes do Bloco Operativo


Combinando os Elementos para executar lw

- O processo de leitura é semelhante ao de escrita
- A diferença básica é a existência de um caminho para escrever o valor lido no banco de registradores



INE/CTC/UFSC Sistemas Digitais - semestre 2018/2


Instruções formato I: store word (sw)




Componentes do Bloco Operativo


Combinando os Elementos para executar sw

- O endereço de escrita é obtido pela soma de um registrador de base (registrador 1) com um deslocamento de 16 bits estendido para 32 bits
- O registrador 2 é escrito na memória



Bloco Operativo






Instrução formato I: Desvio Condicional

beq: branch on equal

- Opcode = 4
- Campo deslocamento usado para calcular o endereço-alvo
- Se o conteúdo do registrador cujo endereço está no campo rs for igual ao conteúdo do registrador cujo endereço está em rt, então salta para a posição endereço+PC+4



INE/CTC/UFSC Sistemas Digitais - semestre 2018/2 Slide 8T.23

Profs. Güntzel & Meinhardt

Componentes do Bloco Operativo


Elementos Necessários para Implementar um Branch on Equal

 Comparar dois registradores usando a ULA para fazer uma subtração

 Se ocorrer desvio, o endereço de desvio é PC+4+deslocamento

O deslocamento deve ser estendido para 32 bits (pois está

em 16 bits)




PC+4


Endereço-

INE/CTC/UFSC Sistemas Digitais - semestre 2018/2

Bloco Operativo + Bloco de Controle

Instruções I (BEQ)






Instrução formato J: Desvio Incondicional j: jump

- Opcode = 2
- Constante de 26 bits usada para calcular o endereço-alvo de desvio





Atividade de Fixação:

Reforce o conteúdo visto nesta aula refazendo os passo do projeto do bloco operativo, desenhando passo-a-passo em folhas diferentes cada etapa, e, em uma nova folha, desenhe a interligação de cada parte, formando o desenho final do bloco operativo e bloco de controle.

Como o MIPS usa a ULA?


Instrução	Formato	Linguagem de Montagem	Significado
Adição	R	add \$s1, \$s2, \$s3	\$s1 ← \$s2 + \$s3
Subtração	R	sub \$s1, \$s2, \$s3	\$s1 ← \$s2 - \$s3
AND bit a bit	R	and \$s1, \$s2, \$s3	\$s1 ← \$s2 and \$s3
OR bit a bit	R	or \$s1, \$s2, \$s3	\$s1 ← \$s2 or \$s3
Load word	I	lw \$s1, desl(\$s2)	$$s1 \leftarrow Mem[$s2 + des1]$
Store word	I	sw \$s1, desl(\$s2)	Mem[\$s2 + des1] ←\$s1
Salto condicional	I	beq \$s1, \$s2, des1	if $(\$s1==\$s2)$ then PC \leftarrow PC+4+(des1<<2)
Salto incondicional	J	j L	PC \leftarrow L onde L = ((PC+4)[31-28]) (constante $<<$ 2)

Como o MIPS usa a ULA?

Instrução	Formato	Linguagem de Montagem	Significado	Uso da ULA
Adição	R	add \$s1, \$s2, \$s3	\$s1 ← \$s2 + \$s3	
Subtração	R	sub \$s1, \$s2, \$s3	\$s1 ← \$s2 - \$s3	Definido pelo
AND bit a bit	R	and \$s1, \$s2, \$s3	\$s1 ← \$s2 and \$s3	campo "funct"
OR bit a bit	R	or \$s1, \$s2, \$s3	\$s1 ← \$s2 or \$s3	
Load word	I	lw \$s1, desl(\$s2)	\$s1 \(\text{Mem[\\$s2 + des1]}	adição
Store word	I	sw \$s1, desl(\$s2)	Mem[\$s2 + desl] ←\$s1	adição
Salto condicional	I	beq \$s1, \$s2, desl	if (\$s1==\$s2) then PC ← PC+4+(des1<<2)	Subtração
Salto incondicional	J	j L	PC \leftarrow L onde L = ((PC+4)[31-28]) (constante $<<$ 2)	

Como Funciona a ULA do MIPS?

Entrada de controle da ULA c2 c1 c0	Operação
000	AND
001	OR
010	Adição
110	Subtração
111	Set on less than




Será Preciso Mapear as Operações

Instrução	Significado	Uso da ULA
Adição	\$s1 ← \$s2 + \$s3	
Subtração	\$s1 ← \$s2 - \$s3	Definido pelo campo
AND bit a bit	\$s1 ← \$s2 and \$s3	"funct"
OR bit a bit	\$s1 ← \$s2 or \$s3	
Load word	$$s1 \leftarrow Mem[$s2 + des1]$	adição
Store word	Mem[\$s2 + des1] ←\$s1	adição
Salto	if (\$s1==\$s2)	Subtração
condicional	then PC \leftarrow PC+4+(des1<<2)	Subtração
Salto	PC ← L onde	
incondicional	$L = ((PC+4)[31-28]) \mid (constante << 2)$	




Entrada de controle da ULA c2 c1 c0	Operação
000	AND
001	OR
010	Adição
110	Subtração
111	Set on less than



Construindo uma ULA


Somador/Subtrator Paralelo (de 4 bits)



Construindo uma ULA


Somador/Subtrator Paralelo (de 4 bits)

Como uni-los em um único circuito, configurável?



Construindo uma ULA

Somador/Subtrator Paralelo (de 4 bits)



Construindo uma ULA

Somador/Subtrator Paralelo (de 4 bits)

Símbolo no Nível RT





Tabela de Operação

controle	operação
0	S=A+B
1	S=A-B

A ULA do MIPS

c2 c1 c0	Operação		
000	AND	S = A AND B	
001	OR	S = A OR B	
010	Adição	S = A + B	
110	Subtração	S = A - B	
111	Set on less than	S = 1 se A < B senão, $S = 0$	


Símbolo no nível RT



A ULA do MIPS


c2 c1 c0	Operação	
000	AND	S = A AND B
001	OR	S = A OR B
010	Adição	S = A + B
110	Subtração	S = A - B
111	Set on less than	S = 1 se A < B senão, S = 0

Símbolo no nível RT




Usaremos os seguintes componentes RT:


C S	operação
0	X=A+B
1	X=A-B




CAO	operação
0	Y=A AND B
1	Y=A OR B








Associar os sinais {c2, c1, c0} às entradas de controle {CS, CAO, Cmux} para que este circuito realize as primeiras 4 linhas da tabela de operações da ULA do MIPS



Associar os sinais {c2, c1, c0} às entradas de controle {CS, CAO, Cmux} para que este circuito realize as primeiras 4 linhas da tabela de operações da ULA do MIPS






Associar os sinais {c2, c1, c0} às entradas de controle {CS, CAO, Cmux} para que este circuito realize as primeiras 4 linhas da tabela de operações da ULA do MIPS

A ULA do MIPS

c2 c1 c0	operação	
000	S = A AND B	
001	S = A OR B	
010	S = A + B	
110	S = A - B	
111	S = 1 se A < B senão, S = 0	




Resumindo:

$$CS = c2$$
; $CAO = c0$; $Cmux = c1$

A ULA do MIPS


Visão parcial de um bit desta ULA (os demais bits serão similares)

c2 c1 c0	operação	
000	S = A AND B	
001	S = A OR B	
010	S = A + B	
110	S = A - B	
111	S = 1 se $A < B$ senão, $S = 0$	



A ULA do MIPS


Multiplexador no Nível RT...



A ULA do MIPS


c2 c1 c0	operação	
000	S = A AND B	
001	S = A OR B	
010	S = A + B	
110	S = A - B	
111	S = 1 se A < B senão, S = 0	

Possível solução para o overflow



A ULA do MIPS

c2 c1 c0	operação	
000	S = A AND B	
001	S = A OR B	
010	S = A + B	
110	S = A - B	
111	S = 1 se A < B senão, S = 0	




Tarefa de casa:

Acrescentar os componentes para realizar a última linha da tabela de operações. (Ver exercício 1 da Lista 3.)

A ULA do MIPS

c2 c1 c0	Operação	
000	AND	S = A AND B
001	OR	S = A OR B
010	Adição	S = A + B
110	Subtração	S = A - B
111	Set on less than	S = 1 se A < B senão, S = 0

Símbolo no nível RT




Uso da ULA do MIPS

 Instruções tipo R: depende do campo "funct", podendo ser AND, OR, adição, subtração ou set on less than



Uso da ULA do MIPS

lw/sw: adição (para calcular o endereço de acesso à memória)



Uso da ULA do MIPS

 beq: subtração (para testar se os registradores Rs e Rt são iguais)


beq \$s1, \$s2, deslocam (if (\$s1==\$s2) then PC \leftarrow PC+4+deslocam)



O Controle da ULA


 A ULA terá um controle próprio, separado do bloco de controle principal (e portanto, menos complexo e mais

rápido)



O Controle da ULA

- Este controle tem como entradas:
 - Os 6 bits do campo "funct"
 - 2 bits vindos do bloco de controle global ("ULAOp"), que serve para identificar a qual classe a instrução a ser executada pertence




ULAOp	Classe de instrução	ULA deve realizar	c2 c1 c0
00	lw/sw	adição	010
01	beq	subtração	110
10	tipo R	depende do campo "funct"	000 ou 001 ou 010 ou 110 ou 111
11	-	-	-

O Controle da ULA

Correspondência entre "funct" & "ULAOp" com "controle da

ULA"



Instrução	ULAOp	Campo "funct"	Operação da ULA	c2 c1 c0
lw	00	XXXXXX	adição	010
sw	00	XXXXXX	adição	010
beq	01	XXXXXX	subtração	110
add	10	100000	adição	010
sub	10	100010	subtração	110
and	10	100100	and	000
or	10	100101	or	001
slt	10	101010	set on less than	111

Conclusões:

- Apenas algumas das 64 combinações possíveis a partir dos 6 bits do campo "funct" são de interesse
- O campo "funct" somente interessa quando ULAOp = 10

O Controle da ULA

Tabela-Verdade para a Geração dos 3 Bits de Controle da ULA


Instrução	ULAOp	Campo "funct"	Operação da ULA	c2 c1 c0	
lw	00	XXXXXX	adição	010	
sw	00	xxxxxx	XXXXXX adição		
beq	01	xxxxxx	subtração	110	
add	10	100000	adição	010	
sub	10	100010	subtração	110	
and	10	100100	and	000	
or	10	100101	or	001	
slt	10	101010	set on less than	111	

ULAOp1	ULAOp2	F5	F4	F3	F2	F1	F0	c2 c1 c0
0	0	X	X	X	X	X	X	010
X	1	X	X	X	X	X	X	110
1	X	X	X	0	0	0	0	010
1	X	X	X	0	0	1	0	110
1	X	X	X	0	1	0	0	000
1	X	X	X	0	1	0	1	001
1	X	X	X	1	0	1	0	111

O Controle da ULA


Tabela-Verdade para a Geração dos 3 Bits de Controle da ULA

ULAOp 1	ULAOp2	F5	F4	F3	F2	F1	F0	c2 c1 c0
0	0	X	X	X	X	X	X	010
X	1	X	X	X	X	X	X	110
1	X	X	X	0	0	0	0	010
1	X	X	X	0	0	1	0	110
1	X	X	Х	0	1	0	0	000
1	X	X	X	0	1	0	1	001
1	X	X	X	1	0	1	0	111



As equações para c2, c1 e c0 são usadas para construir o circuito de controle da ULA do MIPS

Extensão de Sinal




Extensão de Sinal


Como transformar um número de 16 bits (com sinal) em um número de 32 bits (também com sinal)?

•Resposta: copiando-se seu bit de sinal, de modo a preencher os bits mais significativos que faltam.

Exemplo:




Número original, com 16 bits: (Que número é esse, em decimal?)



Número estendido para 32 bits: (Que número é esse, em decimal?)

Extensão de Sinal



Número de transistores = zero Custo: apenas fios

Leituras da Semana - 1

Somadores

VAHID, Frank. Digital Design with RTL Design, VHDL and Verilog. 2nd Edition. Wiley, 2010.

ou

VAHID, Frank. Sistemas Digitais: projeto, otimização e HDLs. Porto Alegre: Bookman, 2008. (ISBN

978-85-7780-190-9)

Seção 4.3.




PATTERSON, David A.; HENNESSY, John L. "Computer Organization and Design: the hardware/software Interface", 3rd edition, Morgan Kaufmann Publishers, San Francisco, California, USA, 2007.

Se usar a 2ª Edição: Seções 4.1 a 4.5.

Se usar a 3ª Edição: Seções 3.1 a 33 e Apêndice B (no CD)







Leituras da Semana - 2

Controle da ULA do MIPS

PATTERSON, David A.; HENNESSY, John L. "Computer Organization and Design: the hardware/software Interface", 3rd edition, Morgan Kaufmann Publishers, San Francisco, California, USA, 2007.



Se usar a 2^a Edição: Seção 5.1 a 5.2, 5.3 e C.2 (Apêndice C)

Se usar a 3ª Edição: Seções 5.1 a 5.3, 5.4 e C.2 (Apêndice C, no CD)