


**Semestre: 2020-2 Soluções dos Exercícios-extras - aula 9**  
**Atenção: As soluções apresentadas abaixo não são únicas**

Mostre a implementação do padrão cíclico de contagem (representado em hexadecimal) de 6 estados mostrado **abaixo**.


**0 → 1 → 2 → 5 → A → b → 0...**

O padrão deve ser gerado na saída  $C$  de 4 bits,  $C = \{C_3C_2C_1C_0\}$  usando os seguintes blocos:

- **9.1.** Registrador Multi-modo, apresentado na Figura (a) e o mínimo de lógica combinatória adicional. **[1 ponto]**




(a)




(b)

- **9.2.** O contador com carga e reset (síncronos com o relógio) apresentado na Figura (b) e o mínimo de lógica combinatória adicional. **[1 ponto]**

	0	1	2	5	A	b	0
(a)	SHL	SHL	SHL	SHL	+	load	...
(b)	cnt	cnt	load	load	cnt	reset	...



(a)



(b)


**Universidade Federal de Santa Catarina**  
**EEL5105: Circuitos e Técnicas Digitais**  
**Semestre: 2020-2 Exercícios-extras aula 9**

Mostre a implementação do padrão cíclico de contagem (representado em hexadecimal) de 6 estados mostrado **abaixo**.


**0 → 1 → 2 → 4 → 9 → 3 → 0...**

O padrão deve ser gerado na saída  $C$  de 4 bits,  $C = \{C3C2C1C0\}$  usando os seguintes blocos:

- **9.1.** Registrador Multi-modo, apresentado na Figura (a) e o mínimo de lógica combinatória adicional. **[1 ponto]**




(a)




(b)

- **9.2.** O contador com carga e reset (síncronos com o relógio) apresentado na Figura (b) e o mínimo de lógica combinatória adicional. **[1 ponto]**

	0	1	2	4	9	3	0
(a)	SHL	SHL	SHL	SHL	SHL	load	...
(b)	cnt	cnt	load	load	load	reset	...



(a)



(b)


**EEL5105: Circuitos e Técnicas Digitais**  
**Semestre: 2020-2 Exercícios-extras aula 9**

Mostre a implementação do padrão cíclico de contagem (representado em hexadecimal) de 6 estados mostrado **abaixo**.


**0 → 1 → 8 → C → 9 → 3 → 0...**

O padrão deve ser gerado na saída  $C$  de 4 bits,  $C = \{C3C2C1C0\}$  usando os seguintes blocos:

- **9.1.** Registrador Multi-modo, apresentado na Figura (a) e o mínimo de lógica combinatória adicional. **[1 ponto]**




(a)




(b)

- **9.2.** O contador com carga e reset (síncronos com o relógio) apresentado na Figura (b) e o mínimo de lógica combinatória adicional. **[1 ponto]**

	0	1	8	C	9	3	0
(a)	SHL	SHR	SHR	SHL	SHL	load	...
(b)	cnt	load	load	load	load	reset	...




(a)



(b)

Equivalencia:



0000  
0001  
1000  
1100  
1001  
**0011**  
0000


**Universidade Federal de Santa Catarina**  
**EEL5105: Circuitos e Técnicas Digitais**  
**Semestre: 2020-2 Exercícios-extras aula 9**

Mostre a implementação do padrão cíclico de contagem (representado em hexadecimal) de 6 estados mostrado **abaixo**.


**0 → 1 → 2 → 3 → 4 → 5 → 0...**

O padrão deve ser gerado na saída  $C$  de 4 bits,  $C = \{C3C2C1C0\}$  usando os seguintes blocos:

- **9.1.** Registrador Multi-modo, apresentado na Figura (a) e o mínimo de lógica combinatória adicional. **[1 ponto]**



(a)



(b)

- **9.2.** O contador com carga e reset (síncronos com o relógio) apresentado na Figura (b) e o mínimo de lógica combinatória adicional. **[1 ponto]**

	0	1	2	3	4	5	0
(a)	+	+	+	+	+	load	...
(b)	cnt	cnt	cnt	cnt	cnt	load	...

