
# Pipelining avançado – Parte 1



#### **ILP**

- "Instruction-level parallelism"
  - Paralelismo entre instruções
  - Como aumentá-lo?
- Solução 1: "Super-pipelining"
  - Aumentar número de estágios do pipeline
    - » Mais operações simultâneas
    - » Menor T
- Solução 2: "Multiple issue"
  - Disparar mais instruções em cada estágio
    - » CPI < 1

### Panorama do uso de pipeline

Microprocessor	Year	Clock Rate (MHz)	Pipeline Stages	Issue Width	Cores/ Chip
Intel 486	1989	25	5	1	1
Intel Pentium	1993	66	5	2	1
Intel Pentium Pro	1997	200	10	3	1
Intel Pentium Willamette	2001	2000	22	3	1
Intel Pentium Prescott	2004	3600	31	3	1
Intel Core	2006	2930	14	4	2
Sun UltraSPARC III	2003	1950	14	4	1
Sun UltraSPARC T1 (Niagara)	2005	1200	6	1	8

## Emissão múltipla

- Exemplo (Intel Atom 45nm)
  - Processador: 1,6 GHz, emitindo até 2 instruções/ciclo
  - Pipeline: 16 estágios
    - » 1,6 G x 2 = 3,2 bilhões de instruções por segundo
    - $\rightarrow$  CPI<sub>min</sub> = 0,5
    - » Até 2 x 16 = 32 instruções em execução simultânea

## Emissão múltipla

- Processadores contemporâneos
  - Disparam de 2 a 6 instruções por ciclo
    - » Intel Atom: até 2
    - » Intel Core i5/i7: até 4
    - » ARM A15/A57: até 3
    - » Intel Itanium: até 6
  - Mas há restrições no tipo de instruções simultaneamente executáveis.
- Alternativas de implementação
  - Estática e dinâmica
  - Divisão de trabalho entre compilador e HW

## Emissão múltipla

- Emissão múltipla estática
  - Decisões tomadas estaticamente
    - » Em tempo de compilação
  - Abordagem VLIW
    - » Exemplo: IA-64 (Itanium and Itanium 2)
    - » DSP: NXP Trimedia, AD Sharc, TI C6000
- Emissão múltipla dinâmica
  - Decisões tomadas dinamicamente
    - » Em tempo de execução
  - Abordagem Superscalar
    - » Exemplos: PowerPC, Pentium 4, Core (i5/i7), Atom
    - » ARM Cortex: A15 (ARM v7), A57 (ARM v8)

# Pipeline com emissão múltipla

- Tarefa 1: Empacotamento de instruções
  - Definição de quantas e quais instruções podem ser disparadas em um dado ciclo de relógio.
    - » Slot de emissão ("issue slot")
- Em CPUs com emissão estática
  - Realizado pelo compilador
    - » Pelo menos parcialmente
- Em CPUs com emissão dinâmica
  - Realizado em tempo de execução pelo HW
    - » Favorecido pelo compilador
    - » Pré-ordenamento de instruções

# Pipeline com emissão múltipla

- Tarefa 2: Manipulação de hazards
  - Definição de que ações tomar na presença de hazards de dados e de controle.
- Em CPUs com emissão estática
  - Realizado pelo compilador
    - » Escalonamento estático de código
    - » Previsão estática de desvios
- Em CPUs com emissão dinâmica
  - Realizado em tempo de execução pelo HW
    - » Escalonamento dinâmico de código
    - » Previsão dinâmica de desvios

### Emissão múltipla estática

- CPU usa compilador para auxiliar em
  - Empacotamento de instruções
  - Manipulação de hazards
- Instruções emitidas em um dado ciclo
  - Pacote de emissão
  - Uma instrução longa com múltiplas operações
    - » VLIW: "Very Long Instruction Word"

### Emissão múltipla estática: exemplo

- Usando a ISA do MIPS
  - Pacote de emissão: 2 instruções
    - » Primeira: ALU ou desvio
    - » Segunda: load ou store
- Consequências
  - Buscar 64 bits e decodificar par de instruções
  - Se uma instrução não pode ser usada
    - » Substituída por no-op


ALU/branch	IF	ID	EX	ME	WB			
Load/Store	IF	ID	EX	ME	WB			
ALU/branch		IF	ID	EX	ME	WB		
Load/Store		IF	ID	EX	ME	WB		
ALU/branch			IF	ID	EX	ME	WB	
Load/Store			IF	ID	EX	ME	WB	
ALU/branch				IF	ID	EX	ME	WB
Load/Store				IF	ID	EX	ME	WB


### Emissão estática: abordagem 1


- Compilador com responsabilidade total
  - Remover hazards
    - » O maior número possível
  - Insere no-ops
    - » Quando hazard não pode ser removido
  - Escalona o código
- Consequência
  - CPU não requer suporte em HW para hazards
    - » Detecção
    - » Geração de pausas ("stalls")


### Emissão estática: abordagem 2


- Compilador só responsável pelo pacote
  - Garante que par de instruções é independente
  - Favorece a redução de hazards entre pacotes
- Consequências:
  - HW detecta hazards entre pacotes
  - HW gera pausas entre pacotes
    - » Em geral todo o pacote contendo a instrução dependente sofre pausa












#### Emissão estática: estrutura



### Emissão simples: Escalonamento

```
Loop: lw $t0, 0($s1)

addu $t0, $t0, $s2

sw $t0, 0($s1)

addi $s1, $s1, -4

bne $s1, $zero, Loop
```

(Hipóteses: teste resolvido em ID; todos os atalhos fisicamente realizáveis)

Onde estão as dependências de dados?

Quais dependências causam hazards?

lw \$t0, 0(\$s1)	IF	ID	EX	ME	WB		
addu \$t0, <b>\$t0</b> , \$s2		X	IF	ID	EX	ME	WB

lw \$t0, 0(\$s1)	IF	ID	EX	ME	WB		
addu \$t0, \$t0, \$s2		X	IF	ID	EX	ME	WB
addu \$t0, \$t0, \$s2	IF	ID	EX	ME	WB		

lw \$t0, 0(\$s1)	IF	ID	EX	ME	WB		
addu \$t0, \$t0, \$s2		X	IF	ID	EX	ME	WB
addu \$t0, \$t0, \$s2	IF	ID	EX	ME	WB		
sw \$t0, 0(\$s1)		IF	ID	EX	ME	WB	

lw \$t0, 0(\$s1)	IF	ID	EX	ME	WB		
addu \$t0, <b>\$t0</b> , \$s2		X	IF	ID	EX	ME	WB
addu \$t0, \$t0, \$s2	IF	ID	EX	ME	WB		
sw \$t0, 0(\$s1)		IF	ID	EX	ME	WB	
addi \$s1, \$s1, -4	IF	ID	EX	ME	WB		

lw \$t0, 0(\$s1)	IF	ID	EX	ME	WB		
addu \$t0, \$t0, \$s2		X	IF	ID	EX	ME	WB
addu \$t0, \$t0, \$s2	IF	ID	EX	ME	WB		
sw \$t0, 0(\$s1)		IF	ID	EX	ME	WB	
addi \$s1, \$s1, -4	IF	ID	EX	ME	WB		
bne \$s1, \$zero, Loop		X	IF	ID	EX	ME	WB

### Emissão simples: Escalonamento


```
Loop: lw $t0, 0($s1)
addu $t0, $t0, $s2
sw $t0, 0($s1)
addi $s1, $s1, -4
bne $s1, $zero, Loop
```

Emissão simples: 5 + 2 = 7 ciclos por iteração

$$CPI = 7/5 = 1,4$$

Melhor caso (emissão simples): CPI = 1

### Emissão simples: Escalonamento



Como eliminar os hazards?

### Emissão múltipla: o código escalonado

	<b>ALU or branch instruction</b>	<b>Data transfer instruction</b>	<b>Clock Cycle</b>
Loop:		lw \$t0, 0(\$s1)	1
	addi \$s1, \$s1, -4		2
	addu \$ 0, \$ t0,\$s2		3
	bne \$s1, \$zero, Loop	sw \$t0, 0(\$s1)	4

Nenhuma dependência causa hazard.

### Emissão múltipla: o código escalonado

	<b>ALU or branch instruction</b>	<b>Data transfer instruction</b>	<b>Clock Cycle</b>
Loop:		lw \$t0, 0(\$s1)	1
	addi \$s1, \$s1, -4		2
	addu \$t0, \$t0,\$s2		3
	bne \$s1, \$zero, Loop	sw \$t0, 0 (\$s1)	4



4 ciclos por iteração

4 ciclos para executar 5 instruções → CPI = 0,8

Melhor caso: CPI = 0,5

Loop: lw \$t0, 0(\$s1)
addu \$t0, \$t0, \$s2
sw \$t0, 0(\$s1)
addi \$s1, \$s1, -4
bne \$s1, \$zero, Loop

[Ex. gcc: -funroll-loops -funroll-all-loops]

Laço desenrolado 4 vezes

```
lw $t0, 0($s1)
Loop:
      addu $t0, $t0, $s2
      sw $t0, 0($s1)
      addi $s1, $s1, -4
      bne $s1, $zero, Loop
      lw $t0, 0($s1)
      addu $t0, $t0, $s2
      sw $t0, 0($s1)
      addi $s1, $s1, -4
      bne $s1, $zero, Loop
      lw $t0, 0($s1)
      addu $t0, $t0, $s2
      sw $t0, 0($s1)
      addi $s1, $s1, -4
      bne $s1, $zero, Loop
      lw $t0, 0($s1)
      addu $t0, $t0, $s2
      sw $t0, 0($s1)
      addi $s1, $s1, -4
      bne $s1, $zero, Loop
```

Laço desenrolado 4 vezes

Loop:	sw	\$t0, 0(\$s1) \$t0, \$t0, \$s2 \$t0, 0(\$s1) \$s1, \$s1, -4
	bne	\$s1, \$zero, Loop
·	lw	\$t0, 0(\$s1)
	addu	\$t0, \$t0, \$s2
	SW	\$t0, 0(\$s1)
	addi	\$s1, \$s1, -4
		\$s1, \$zero, Loop
'	lw	\$t0, 0(\$s1)
	addu	\$t0, \$t0, \$s2
	sw	\$t0, 0(\$s1)
ı	addi	\$s1, \$s1, -4
	bne	\$s1, \$zero, Loop
	lw	\$t0, 0(\$s1)
	addu	\$t0, \$t0, \$s2
	sw	\$t0, 0(\$s1)
	addi	\$s1, \$s1, -4
	bne	\$s1, \$zero, Loop

```
lw $t0, 0($s1)
Loop:
      addu $t0, $t0, $s2
             $t0, 0($s1)
      SW
      addi $s1, $s1, -4
         $t0, 0($s1)
      lw
      addu $t0, $t0, $s2
             $t0, 0($s1)
      SW
      addi
             $s1, $s1, -4
             $t0, 0($s1)
      lw
      addu
             $t0, $t0, $s2
             $t0, 0($s1)
      SW
      addi
             $s1, $s1, -4
      lw $t0, 0($s1)
      addu $t0, $t0, $s2
      SW
             $t0, 0($s1)
      addi $s1, $s1, -4
             $s1, $zero, Loop
      bne
```

```
lw $t0, 0($s1)
Loop:
      addu $t0, $t0, $s2
      sw $t0, 0($s1)
      lw $t0, 0($s1)
      addu $t0, $t0, $s2
      sw $t0, 0($s1)
      lw $t0, 0($s1)
      addu $t0, $t0, $s2
      sw $t0, 0($s1)
      lw $t0, 0($s1)
      addu $t0, $t0, $s2
      sw $t0, 0($s1)
      addi $s1, $s1, -16
      bne $s1, $zero, Loop
```

```
lw $t0, 0($s1)
Loop:
      addu $t0, $t0, $s2
             $t0, 0($s1)
       SW
       lw $t0, 0($s1)
      addu $t0, $t0, $s2
             $t0, 0($s1)
       SW
                                       Anti-dependências
                                    (dependências de nome)
       lw $t0, 0($s1)
      addu $t0, $t0, $s2
             $t0, 0($s1)
       SW
       lw $t0, 0($s1)
      addu $t0, $t0, $s2
      sw $t0, 0($s1)
      addi $s1, $s1, -16
      bne $s1, $zero, Loop
```

```
lw $t0, 0($s1)
Loop:
      addu $t0, $t0, $s2
      sw $t0, 0($s1)
      lw $t1, 0($s1)
      addu $t1, $t1, $s2
      sw $t1, 0($s1)
                                  Renomeação de registradores
                                     ("register renaming")
      lw $t2, 0($s1)
      addu $t2, $t2, $s2
      sw $t2, 0($s1)
      lw $t3, 0($s1)
      addu $t3, $t3, $s2
      sw $t3, 0($s1)
      addi $s1, $s1, -16
      bne $s1, $zero, Loop
```

```
lw $t0, 0($s1)
Loop:
       addu $t0, $t0, $s2
              $t0, 0($s1)
       SW
       lw $t1, 0($s1)
       addu $t1, $t1, $s2
              $t1, 0($s1)
       SW
       lw $t2, 0($s1)
       addu $t2, $t2, $s2
              $t2, 0($s1)
       SW
              $t3, 0($s1)
       lw
       addu
              $t3, $t3, $s2
              $t3, 0($s1)
       sw
              $s1, $s1, -16
       addi
              $s1, $zero, Loop
       bne
```

Loop:	lw	\$t0,	0(\$s1)
_	addi		\$s1, -16
_			\$t0, \$s2
	sw	\$t0,	0 (\$s1)
		•	
	_	<b>.</b>	
			0 (\$s1)
	addu	•	\$t1, \$s2
	SW	\$t1,	0 (\$s1)
	lw	\$t2.	0(\$s1)
		•	\$t2, \$s2
	SW	•	0(\$s1)
	<b>5</b> **	<b>7</b> C <b>2</b> /	0 (401)
	lw	\$t3,	0 (\$s1)
	addu	\$t3,	\$t3, \$s2
	SW	\$t3,	0 (\$s1)
	bne	\$s1,	\$zero, Loop

Compensação dos deslocamentos

("offset compensation")

Loop:	lw	\$t0, 0(\$s1)	
	addi	\$s1, \$s1, -16	
•	addu	\$t0, \$t0, \$s2	
	SW	\$t0, 16(\$s1)	
	lw	\$t1, 12(\$s1)	
	addu	\$t1, \$t1, \$s2	
	sw	\$t1, 12(\$s1)	Compensação dos
			deslocamentos
	1 w	\$t2, <mark>8</mark> (\$s1)	("offset compensation")
		\$t2, \$t2, \$s2	( onset compensation )
	SW		
	SW	ΨC2, <b>0</b> (ΨS1)	
	1 2.7	\$t3, <b>4</b> (\$s1)	
		\$t3, \$t3, \$s2	
	SW	\$t3, 4(\$s1)	
	bne	\$s1, \$zero, Loop	

### Emissão múltipla: o código escalonado

	<b>ALU</b> o	r brar	nch ins	truction	Dat	a tran	sfer ins	truction	<b>Clock Cycle</b>
Loop:	addi	\$s1,	\$s1,	-16	lw	\$t0,	0 (\$s1)		1
					Iw	\$t1,	12 (\$s1	<b>L)</b>	2
	addu	\$t0,	\$t0,\$	s2	1w	\$t2,	8 (\$s1)		3
	addu	\$t1,	\$t1,\$	s2	lw	\$t3,	4 (\$s1)		4
	addu	\$t2,	\$t2,5	s2	SW	\$t0,	16(\$s1	<b>L)</b>	5
	addu	\$t3,	\$t3,\$	s2	sw	\$t1,	12 (\$s1	<b>L)</b>	6
					sw	\$t2,	8 (\$s1)		7
	bne \$	s1, \$	zero,	Loop	sw	\$t3,	4 (\$s1)		8

Nenhuma dependência causa hazard.

### Emissão múltipla: o código escalonado

	<b>ALU or branch instruction</b>	<b>Data transfer instruction</b>	<b>Clock Cycle</b>
Loop:	addi \$s1, \$s1, -16	lw \$t0, 0(\$s1)	1
		lw \$t1, 12(\$s1)	2
	addu \$t0, \$t0,\$s2	lw \$t2, 8(\$s1)	3
	addu \$t1, \$t1,\$s2	lw \$t3, 4(\$s1)	4
	addu \$t2, \$t2,\$s2	sw \$t0, 16(\$s1)	5
	addu \$t3, \$t3,\$s2	sw \$t1, 12(\$s1)	6
		sw \$t2, 8(\$s1)	7
	bne \$s1, \$zero, Loop	sw \$t3, 4(\$s1)	8

no-ops

8 ciclos para 4 iterações = 2 ciclos por iteração

8 ciclos para executar 14 instruções → CPI = 0,57

Melhor caso: CPI = 0,5

### Conclusão: emissão simples

- Impacto do escalonamento
  - Código original não-escalonado: CPI = 1,4
  - Código escalonado: CPI = 1
- Fontes de melhoria
  - Eliminação de hazards
- Custo da melhoria
  - Nenhum custo adicional

### Conclusão: emissão múltipla (dupla)

- Impacto do escalonamento
  - Código original escalonado: CPI = 0,8
  - Código desenrolado 4x e escalonado: CPI = 0,57
- Fontes de melhoria
  - Eliminação de hazards
  - Redução das instruções de controle do laço
  - Exploração de ILP
    - » Expor paralelismo no programa
    - » Para acomodá-lo no HW com emissão múltipla
- Custo da melhoria
  - Uso de 4x mais registradores
  - Aumento do tamanho do código (14/5 ≈ 3 vezes)