

# Laboratório 2: Introdução à Linguagem VHDL

**EEL5105 – Circuitos e Técnicas Digitais** 

### **Objetivos**

- Primeiros passos em VHDL
- Estudar exemplos básicos de descrição de hardware em VHDL
- Implementar circuitos usando VHDL no Emulador do kit DE2


#### VHDL - Visão Geral

- VHDL é uma linguagem para descrição de hardware.
- VHDL = VHSIC Hardware Description Language.
- No final da década de 80, VHDL se tornou uma linguagem padrão para o IEEE (*Institute of Electrical and Electronic Engineers*).
- Existem diversas ferramentas para simular e sintetizar (gerar hardware) circuitos descritos em VHDL.
- Outras linguagens de descrição de hardware: Verilog, SystemC, AHDL, Handel-C, System Verilog, Abel, Ruby, ...

#### VHDL - Visão Geral

- Permite descrever um circuito digital de diferentes formas (ex.: estrutural, comportamental, fluxo de dados).
- Descrições em VHDL podem então ser utilizadas para gerar hardware (arquivo para configuração de um FPGA ou projeto de um circuito integrado, por exemplo).
- Descrições em VHDL podem ser simuladas, permitindo eliminar problemas antes da síntese do hardware.
- A geração de estímulos para simulação VHDL é comumente realizada por intermédio de testbenches, onde são definidos estímulos a serem aplicados ao circuito, dentre outras coisas.

- VHDL Exemplo de código: *Majority Detector* 
  - Majority Detector: saída em nível lógico alto sempre que a maioria dos bits de entrada estiver em nível lógico alto



Y = (A and B) or (A and C) or (B and C) Y = (A . B) + (A . C) + (B . C)

Tabela verdade

ABC	Υ
000	0
001	0
010	0
011	1
100	0
101	1
110	1
111	1

• VHDL – *Majority Detector* 


```
library IEEE;
_use IEEE.Std_Logic_1164.all;
                                                            Majority Detector:
                entity majority is
                port (A: in std_logic;
                      B: in std_logic;
                    C: in std_logic;
                      Y: out std logic
                end majority;
                architecture circuito logico of majority is
                  signal D,E,F: std logic;
                begin
                  Y \leq D or E or F;
ARCHITECTURE
                  D \le A and B;
                  E \le A and C;
                  F \le B and C;
                end circuito logico;
```

- VHDL Majority Detector
  - LIBRARIES : bibliotecas necessárias.

```
library IEEE;
use IEEE.Std_Logic_1164.all;
```

- Basicamente, essa biblioteca define os tipos std\_logic e std\_logic\_vector, os quais são versões aperfeiçoadas dos tipos nativos bit e bit\_vector do VHDL.
- std\_logic: '0' ou '1' (com aspas simples).
- std\_logic\_vector: "001010" ou "011" ou "01110" etc... (com aspas duplas).


- VHDL Majority Detector
  - **ENTITY**: define as **portas** do circuito digital, ou seja, a **interface** entre a lógica implementada e o mundo externo.




```
entity majority is
port (A: in std_logic;
     B: in std_logic;
     C: in std_logic;
     Y: out std_logic);
end majority;
```

#### Poderia ser também:

- VHDL Majority Detector
  - ENTITY: define as portas do circuito digital, ou seja, a interface entre a lógica implementada e o mundo externo.



- VHDL Majority Detector
  - **ARCHITECTURE** : define a funcionalidade do circuito digital, utilizando as **portas** listadas na **ENTITY**, além de **signals** para fazer as conexões internas.



```
architecture circuito of majority is
  signal D,E,F: std_logic;
begin
  Y <= D or E or F;
  D <= A and B;
  E <= A and C;
  F <= B and C;
end circuito;</pre>
```

- VHDL *Majority Detector* 
  - ARCHITECTURE

```
Declaração 	← - - - dos signals
```

```
architecture circuito of majority is
-signal D,E,F: std_logic;
begin
   Y <= D or E or F;
   D <= A and B;
   E <= A and C;
   F <= B and C;
end circuito;

Operadores lógicos: not,</pre>
```

Operador de atribuição

and, nand, or, nor, xor e xnor.

#### Exemplo com std\_logic\_vector:

```
library IEEE;
use IEEE.Std Logic 1164.all;
entity silly is
port (A: in std logic vector(7 downto 0);
      Y: out std logic vector(7 downto 0)
      );
end silly;
architecture myarch of silly is
  signal AUX: std logic vector(3 downto 0);
begin
  Y <= A(7 downto 4) & AUX;
 AUX <= not A(3 downto 0);
end myarch;
```



Pergunta que você deve ser capaz de responder: o que faz esse circuito para A = 11110000?

Pouco importa a sequência das atribuições aqui, pois elas são concorrentes.

- Tarefa 1: Adaptar o código mostrado anteriormente visando implementar o Majority Detector no Emulador do DE2
  - Atenção: se o nome da entity/arquivo não for usertop/usertop.vhd,
     é preciso aplicar Set Top Level ao arquivo utilizado.
  - Além disso, as ports devem ser adaptadas de tal forma a serem mapeadas pelo emulador para chaves e leds. Utilize então as seguintes ports para

SW: in std\_logic\_vector(17 downto 0);
LEDR: out std\_logic\_vector(17 downto 0)


sua entidade **usertop**:

Você usará apenas 3 bits de SW e 1 bit de LEDR, mas mesmo assim a porta toda precisa ser declarada no Emulador.

- Tarefa 1: Adaptar o código mostrado anteriormente visando implementar o Majority Detector no Emulador do DE2
  - Dica: Se quiser tornar o código mais legível, você pode declarar A, B,
     C e Y (entradas e saída do majority detector) como signals, e fazer as seguintes atribuições dentro da sua arquitetura:

```
A <= SW(0);
B <= SW(1);
C <= SW(2);
LEDR(0) <= Y;
```

Assim, o seu código do **majority detector** poderá ser escrito em função de A, B, C e Y.




- Tarefa 2: Adaptar o código do exemplo "silly" para observar seu funcionamento no Emulador.
  - Novamente, se o nome da entity/arquivo não for usertop/usertop.vhd, é preciso aplicar Set Top Level ao arquivo utilizado.,
  - Ports precisam ser adaptadas como na Tarefa 1.




```
SW: in std_logic_vector(17 downto 0);
LEDR: out std_logic_vector(17 downto 0)
```


• Tarefa 3: Implementar um meio somador ou *half adder* (HA) e um somador completo ou *full adder* (FA).



# Half Adder




Α	В	S	C <sub>out</sub>
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1




# Full Adder

• Observação: signals são necessários para conexões internas



#### Tarefa Avançada



#### Tarefa Avançada

- Tarefa 5: Universalidade das operações NAND e NOR.
  - Obtenha a implementação equivalente somente com portas NAND do Majority Detector e faça a implementação de tal circuito no Emulador do DE2.
  - Realize o mesmo procedimento, agora com a representação equivalente com portas NOR.

