# Computação Reconfigurável Aula 7

Valeri Skliarov, Prof. Catedrático

Email: skl@ua.pt
URL: http://sweet.ua.pt/skl/

Departamento de Eletrónica, Telecomunicações e Informática Universidade de Aveiro

http://elearning.ua.pt/

## Aula 6

- Paralelismo e concorrência.
- Implementação de redes de procura.
- Implementação de redes de ordenação.
- Computação de popcount (peso e distância de Hamming).

Bibliografia: V.Sklyarov, I.Skliarova, A.Barkalov, L.Titarenko. Synthesis and Optimization of FPGA-Based Systems. Springer, 2014.

#### Paralelismo e concorrência

- 1. Frequência de FPGAs é essencialmente mais baixa que a frequência de processadores de uso geral (e.g. PC). Compare 4 GHz de PC e 100 MHz da placa Nexys-4.
- 2. Para tirar vantagens de FPGAs paralelismo deve ser aplicado largamente.
- 3. Paralelismo tem mais relações com várias operações executadas ao mesmo tempo. Ex. redes de procura e ordenação.
- 4. Concorrência tem mais relações com circuitos que são ativos ao mesmo tempo. Ex. atribuições "<=" no corpo de arquitetura e processos.
- 5. Outro tipo de aceleração possível é a utilização de circuitos combinatórios com pequena profundidade em vez de circuitos sequenciais.
- 6. FPGA permite acelerar resolução de problemas quando só software é menos rápido de que software + hardware (FPGA) + interação entre hardware (FPGA) e software.

## Vamos discutir sistemas seguintes:


Software de computador de uso geral: desktop PC ou portátil; programas escritos em linguagens de uso geral, por exemplo JAVA

## comparando com


Vamos falar sobre interação na segunda parta de aulas

FPGA sem considerar o tempo de interações (communication overheads)

## Metodologia geral:



## Metodologia geral:



## **Exemplos**

- 1. Computações tabulares (computações baseadas em tabelas):
  - a) Preencher ficheiro do tipo COE, utilizando uma linguagem de alto nível.
  - b) Configurar memória embutida de tipo ROM utilizando o ficheiro COE.
  - c) Utilizar operandos como partes de endereço e ler os resultados durante só um (ou dois) ciclo(s) de relógio.

A <sub>2</sub>	A <sub>10</sub>	B <sub>2</sub>	B <sub>10</sub>	Resultado binário	Resultado decimal
00	0	00	0	0000	0
01	1	00	0	0000	0
10	2	00	0	0000	0
11	3	00	0	0000	0
00	0	01	1	0000	0
01	1	01	1	0001	1
10	2	01	1	0010	2
11	3	01	1	0011	3
<u></u>		<u>_</u>		<b>_</b>	

saída

endereço

A <sub>2</sub>	A <sub>10</sub>	B <sub>2</sub>	B <sub>10</sub>	Resultado binário	Resultado decimal	
00	0	10	2	0000	0	
01	1	10	2	0010	2	
10	2	10	2	0100	4	
11	3	10	2	0110	6	
00	0	11	3	0000	0	
01	1	11	3	0011	3	
10	2	11	3	0110	6	
11	3	11	3	1001	9	
<u></u>				<u></u>		
endereco				saída	6	

### Programa em Java

```
import java.util.*; import java.io.*;
public class ROM_for_multiplication {
 static final int MaxOp1 = 256;
                                            // valor máximo+1 para primeiro operando
 static final int MaxOp2 = 256;
                                             // valor máximo+1 para segundo operando
public static void main (String args[]) throws IOException
  File fout = new File("coe_for_multiplication.coe");
  PrintWriter pw = new PrintWriter(fout);
                                                                              Java
  pw.println("memory_initialization_radix = 16;");
  pw.println("memory_initialization_vector = ");
  for(int i = 0; i < MaxOp1; i++)
     for(int j = 0; j < MaxOp1; j++)
         pw.printf((i==(MaxOp1-1)) & (j==(MaxOp2-1)) ? "%04x;" : "%04x,",i*j);
  pw.println();
  pw.close();
      static final int MaxOp1 = 4;
                                         // valor máximo-1 para primeiro operando
      static final int MaxOp2 = 4;
                                          // valor máximo-1 para segundo operando
endereço
      memory initialization radix = 16;
      memory initialization vector =
      0000,0000,0000,0000,0001,0002,0003,0000,0002,0004,0006,0000,0003,0006,0009;
```

**>**0000,0001,0010,0011,0100,0101,0110,0111,1000,1001,1010,1011,1100,1101,1110,1111

## **Pode comparar valores**

A <sub>2</sub>	A <sub>10</sub>	B <sub>2</sub>	B <sub>10</sub>	Resultado binário	Resultado decimal
00	0	00	0	0000	0
01	1	00	0	0000	0
10	2	00	0	0000	0
11	3	00	0	0000	0
00	0	01	1	0000	0
01	1	01	1	0001	1
10	2	01	1	0010	2
11	3	01	1	0011	3

A <sub>2</sub>	A <sub>10</sub>	B <sub>2</sub>	B <sub>10</sub>	Resultado binário	Resultado decimal	
00	0	10	2	0000	0	
01	1	10	2	0010	2	
10	2	10	2	0100	4	
11	3	10	2	0110	6	
00	0	11	3	0000	0	
01	1	11	3	0011	3	
10	2	11	3	0110	6	
11	3	11	3	1001	9	

#### **VHDL**

```
library IEEE; use IEEE.STD LOGIC 1164.all; use IEEE.STD LOGIC UNSIGNED.all;
entity Multiplier_ROM is
generic ( NOp1
                     : integer := 8;
                     : integer := 8);
          NOp2
port (
          clk
                     : in std_logic;
                                                                 Op1
                     : in std logic vector(15 downto 0);
          SW
                                                                                               Res
                     : out std_logic_vector (6 downto 0);
          seg
                     : out std logic_vector (7 downto 0)
                                                                           Multiplicador
                                                                Op2
          sel disp
end Multiplier ROM;
architecture Behavioral of Multiplier ROM is
signal data_in : std_logic_vector(NOp1+NOp2-1 downto 0);
component blk mem gen 1 is
 port (
          clka
                     : in std logic:
                     : in std_logic_vector(NOp1+NOp2-1 downto 0);
          addra
                     : out std logic vector(NOp1+NOp2-1 downto 0)
                                                                           );
          douta
end component:
                                           : std logic vector(NOp1-1 downto 0);
signal Op1
signal Op2
                                           : std logic vector(NOp2-1 downto 0);
signal address
                                           : std_logic_vector(NOp1+NOp2-1 downto 0) := Op1 & Op2;
signal BCD4, BCD3, BCD2, BCD1, BCD0
                                           : std logic vector(3 downto 0);
begin
-- corpo da arquitetura \\\\\\\
```

#### **VHDL**

```
Op1 \leq sw(15 downto 8);
Op2 \le sw(7 downto 0);
block ROM: blk mem gen 1
                                                            -- criado por IP core generator
                    port map (clk, address, data_in );
                                                            -- mapeamento posicional
disp_cont: entity work.EightDisplayControl
          port map (clk=>clk, leftL=>"0000", near leftL=>"0000",
                              near_rightL=>"0000", rightL=>BCD4,
                              leftR=>BCD3. near leftR=>BCD2.
                                                                                VHDL
                              near_rightR=>BCD1, rightR=>BCD0,
                    select display=>sel disp,segments=>seg):
          entity work.BinToBCD16
BCD dec:
port map (
                    clk
                              => clk,
                                             Ainda não expliquei o código deste componente
                             => '0',
                    reset
                                              que permite converter o código binário para o
                    ready
                              => open.
                                              código decimal. Pode utilizar este componente
                    binary
                              => data in,
                                             para mostrar os resultados em decimal ou não e
                    request => '1'.
                                                  mostrar os resultados em hexadecimal
                    BCD4
                              => BCD4.
                    BCD3
                             => BCD3,
                    BCD2
                             => BCD2,
                    BCD1
                              => BCD1,
                    BCD0
                              => BCD0);
                                          Todos os projetos e códigos estão disponíveis em
                                         elearning.ua.pt. Pode encontrar explicações em P.P.
end Behavioral;
                                          Chu. FPGA Prototyping Using VHDL with Examples:
```

Xilinx Spartan-3 Version. Jonh. Willey & Sons. 2008.


## **Exemplos**

- 2. Computação do peso de *Hamming* em circuitos combinatórios.
- 3. Redes de procura.
- 4. Redes de ordenação


#### Informação adicional:

- 1. Al-Haj Baddar, S.W., & Batcher, K.E. (2011). Designing Sorting Networks. A New Paradigm. Springer.
- 2. D.E. Knuth, The Art of Computer Programming. Sorting and Searching. vol. III. Addison-Wesley, 2011.
- 3. V.Sklyarov, I.Skliarova, Parallel Processing in FPGA-based Digital Circuits and Systems. TUT Press, Tallinn, 2013.
- 4. V.Sklyarov, I.Skliarova, A.Barkalov, L.Titarenko. Synthesis and Optimization of FPGA-Based Systems. Springer, 2014.

## Implementação de redes de procura (searching networks)



n1, n2, n3, n4 são valores que podem ser ordenados: inteiros, reais, carateres, *strings*, etc.



Comparação e troca se necessário


Um elemento para comparar e trocar se necessário


## **Exemplos:**


$$A = 10$$
 Maior número 12  
 $B = 12$  Menor número 10

$$A = 40$$
 Maior número 40  
 $B = 30$  Menor número 30

## **Exemplos:**







**VHDL:** 


## L = 16

A Maior número

B Menor número

FPGA disponível na placa **Nexys4** pode executar 1024 operações deste tipo em paralelo sobre inteiros de 32 bits com frequência 100 MHz, i.e. durante só 10 ns.

Todas as operações vão ser executadas em paralelo no circuito combinatório



## Exemplo com implementação:

```
Maior número
 n0
  n1
 n2
 n3
 n4
  n5-
 n6
 n7
 n8
 n9
n10
n11
n12
n13
n14
n15
         Menor número
```

measured time (in ns): 5724

```
resultados
                                          import java.util.*;
                                          public class max min network parameterazation withoutMath {
                                          static final int N = 16: // N = 16.32.64.128.256...
                                          static final int p = 4; // p = 4.5.6.7.8, ...
                                          static final int s[] = \{1,2,4,8,16\}; // para cada p s deve ser alterado
                                          static Random rand = new Random();
                                          public static void main(String[] args)
                                                                                                  Java
                                             int result, a[] = new int[N];
                                             for(int x = 0; x < N; x++)
                                               a[x] = rand.nextInt(50):
                                                                          //Integer.MAX_VALUE);
                                             for(int i = 0; i < a.length; i++) { System.out.printf("%10d; ",a[i]);
                                                                      if (((i+1)\%5) == 0) System.out.println():
                                             long time=System.nanoTime();
                                                     result = SN(N,a):
                                             long time end=System.nanoTime();
                                             System.out.printf("\n\nMaximum value = %5d\n\n",result);
                                             System.out.printf("measured time (in ns): %d\n",time_end-time);
                                             System.out.printf("measured time (in microseconds): %.3f\n",
                                                                 (double)(time_end-time)/1000.);
                                             public static int SN(int N, int a[])
                                             { int tmp:
                                               for(int k = 0; k < p; k++)
                                                for(int i = 0; i < a.length/s[k+1]; i++)
                                                      if (a[s[k+1]*i+s[k]-1] > a[s[k+1]*i+s[k+1]-1])
                                                      \{ tmp = a[s[k+1]*i+s[k]-1]; \}
                                                       a[s[k+1]*i+s[k]-1] = a[s[k+1]*i+s[k+1]-1];
measured time (in microseconds): 5.724
                                                       a[s[k+1]*i+s[k+1]-1] = tmp;
                                               return a[N-1];
```

```
public static int SN(int N, int a[]) { int tmp; } for(int k = 0; k < p; k++) for(int i = 0; i < a.length/s[k+1]; i++) if (a[s[k+1]*i+s[k]-1] > a[s[k+1]*i+s[k+1]-1]) { tmp = a[s[k+1]*i+s[k]-1]; a[s[k+1]*i+s[k]-1] = a[s[k+1]*i+s[k+1]-1]; a[s[k+1]*i+s[k+1]-1] = tmp; } return a[N-1];
```


O programa em Java pode ser convertido no código VHDL

```
max_f :process(data_in)
        variable MyAr: in data:
        variable tmp : std_logic_vector(M-1 downto 0);
        begin
             for i in N-1 downto 0 loop
                                                                             VHDL
                MyAr(i) := data in(M*(i+1)-1 downto M*i);
             end loop;
             for k in 0 to p-1 loop
               for i in 0 to N/(2^{**}(k+1))-1 loop
                   if (MyAr(2^{**}(k+1)^{*}i+(2^{**}k)-1) > MyAr(2^{**}(k+1)^{*}i+2^{**}(k+1)-1)) then
                       tmp := MyAr(2^{**}(k+1)^{*}i+(2^{**}k)-1);
                      MyAr(2^{**}(k+1)^{*}i+(2^{**}k)-1) := MyAr(2^{**}(k+1)^{*}i+2^{**}(k+1)-1);
                      MyAr( (2^{**}(k+1)^*i+2^{**}(k+1)-1) ) := tmp;
                   end if:
                end loop;
             end loop;
             max_value <= MyAr(N-1);
        end process;
```

```
library IEEE; use IEEE.STD LOGIC 1164.all; use IEEE.STD LOGIC UNSIGNED.a
entity Max circuit is
generic (N
                               : integer := 32;
                                                                     Código completo
                               : integer := 16;
          M
                               : integer := 5);
           p
                               : in std logic vector(N*M-1 downto 0);
port (
          data in
          max value : out std logic vector(M-1 downto 0)
end Max circuit:
architecture Behavioral of Max circuit is
          type in data is array (N-1 downto 0) of std logic vector(M-1 downto 0);
begin
max f:process(data in)
       variable MyAr: in data;
       variable tmp : std logic vector(M-1 downto 0);
                                                                        VHDL
       begin
            for i in N-1 downto 0 loop
              MyAr(i) := data in(M*(i+1)-1 downto M*i);
            end loop:
            for k in 0 to p-1 loop
              for i in 0 to N/(2^{**}(k+1))-1 loop
                 if (MyAr(2^{**}(k+1)^{*}i+(2^{**}k)-1) > MyAr(2^{**}(k+1)^{*}i+2^{**}(k+1)-1)) then
                    tmp := MyAr(2^{**}(k+1)^*i+(2^{**}k)-1);
                    MyAr(2^{**}(k+1)^{*}i+(2^{**}k)-1) := MyAr(2^{**}(k+1)^{*}i+2^{**}(k+1)-1);
                    MyAr( (2^{**}(k+1)^*i+2^{**}(k+1)-1) ) := tmp;
                 end if:
              end loop;
            end loop;
            max value \leq MyAr(N-1);
end process:
end Behavioral:
```

## Verificação

35594;	63362;	15822;	29496;	49737;
7593;	42142;	7724;	54164;	38001;
45356;	48220;	42974;	6855;	43994;
35532;	60606;	34752;	41670;	31648;
6538;	3381;	32843;	54841;	33063;
16545;	44765;	34752; 32843; 25865;	41670; 54841; 22244;	46945;
60036;	44765; 65208;			
		Eveene		
Maximum value	= 65208	Execuçã	ão do pro	grama
measured time	(in ne): 873	6		
neasured time	(in microsec	onds): 8 736		
icasarea cine	/III MICLOSEC	onasz. 0.750		
50462;	2503;	55844;	27984;	31840;
11360;	2503; 18089; 10500-	40565;	15521; 20630; 64962; 22011; 31722;	14529;
10719;	10500;	47024 -	20630	31073;
50407;	22054 -	39797; 9754; 18483;	64062	23472;
19914;	33071,	0764.	22644	11736;
17714,	10000	10402	24011,	18810;
4182; 15221;	10868;	18483;	31722;	18810;
15221;	57364;			
Maximum value	- (40(0			
aximum value	= 64962			
	/!\- F40	2		
neasured time	(in ns): 542	J		
neasured time	(in microsec	onas): 5.423		
000-	C2000 -	F222-	22004-	00440-
207;	63909;	5333;	33904;	27119; 58537;
32346;	42665;	64811;	42431;	58537;
58414;	51109;	16391; 18780; 54945; 55319:	42431; 36040; 19137; 44243;	3595;
47724; 34493;	59812;	18780;	19137;	25567;
34493;	4317;	54945;	44243;	58567;
14264; 61520;	57841;	55319;	48583;	2071;
61520;	57841; 18537;			
1aximum value	= 64811			
neasured time	(in ns): 542	3		
neasured time	(in microsec	onds): 5.423		
57487; 61934;	7049;	43245;	10673;	37132;
61934;	28609;	17123;	56423;	63474;
55855; 49538;	7049; 28609; 31009; 35476; 48898;	16854;	32785; 34316; 52537; 27647;	23745;
49538;	35476;	38906;	34316;	3767;
40222 -	48898;	53128;	52537;	35414;
45429;	11745;	53128; 27030;	27647;	558;
45429; 32493;	1842;			
1aximum value	= 63474			
neasured time	(in ns): 692	9		
neasured time	(in microsec	onds): 6.929		









Para todos os exemplos o tempo de execução é menor que 5 níveis de comparadores (< 100 ns)

## Simulação

```
Design Sources (1)

Max_circuit - Behavioral (max_circuit.vhd)

Gonstraints

Simulation Sources (1)

Simulation Sources (1)

Simulation Sources (1)

Max_circuit - Behavior (stimulus.vhd) (1)


Max_circuit - Behavioral (max_circuit.vhd)
```

- 1. É melhor utilizar sistema hexadecimal.
- 2. O tempo da simulação é 3000 ns.
- 3. Todos outros passos são iguais aos passos que já foram explicados várias vezes.

```
library IEEE;
use IEEE.std_logic_1164.all;
```

#### entity stimulus is

#### 



#### end stimulus;

architecture behavior of stimulus is

#### begin

```
uut: entity work.Max_circuit
generic map (N,M,p)
port map (data_in, max_value);
```


stim\_proc: process

#### begin

```
data_in <= x"481a9e75"; wait for 1000 ns;
data_in <= x"12134261"; wait for 1000 ns;
data_in <= x"abc7fe02"; wait for 1000 ns;
```

end process;

end behavior;




```
library IEEE:
use IEEE.STD LOGIC 1164.all;
use IEEE.STD LOGIC UNSIGNED.all;
entity Max finder is
                         : integer := 32;
generic (
            Ν
                         : integer := 16;
            Μ
                         : integer := 5);
            р
port ( clk
                         : in std logic;
                         : in std logic_vector(2 downto 0);
       SW
                         : out std_logic_vector (6 downto 0);
       seq
       sel disp
                         : out std logic vector (7 downto 0)
end Max finder;
architecture Behavioral of Max_finder is
                         : std logic vector(N*M-1 downto 0);
signal data in
signal max value
                         : std logic vector(M-1 downto 0);
signal BCD4, BCD3, BCD2, BCD1, BCD0 : std logic vector(3 downto 0);
component blk mem gen 0 is
 port (
                                                               VHDL
            : in std logic;
  clka
            : in std logic vector(2 downto 0);
  addra
            : out std logic vector(N*M-1 downto 0)
  douta
end component;
begin
block ROM: blk mem gen 0
       port map (clk, sw, data in );
disp_cont: entity work.EightDisplayControl
  port map ( clk=>clk,
                         leftL=>"0000", near leftL=>"0000",
                         near rightL=>"0000", rightL=>BCD4,
                         leftR=>BCD3, near leftR=>BCD2,
                         near rightR=>BCD1, rightR=>BCD0,
                   select display=>sel disp,segments=>seg):
```

## Código VHDL completo


```
entity work.BinToBCD16
BCD dec:
port map (
           clk
                       => clk.
                       => '0',
           reset
           ready
                       => open.
           binary
                       => max_value,
                       => '1'.
           request
            BCD4
                       => BCD4.
            BCD3
                       => BCD3.
           BCD2
                       => BCD2,
           BCD1
                       => BCD1,
            BCD0
                       => BCD0);
           entity work.Max circuit
my max:
       generic map (N=>N,M=>M,p=>p)
       port map( _ data_in=>data_in,
                   max value=>max_value
end Behavioral:
```

```
import iava.util.*; import java.io.*;
public class max_min_network parameterazation withoutMath
  static final int N = 32:
                                                                 // N pode ser qualquer valor de 2^{**}R, R = 0,1,2,3,4,5,6,7,8,9,10,...
  static final int p = 5:
                                                                  // p is the number of levels in MAX
  static final int s[] = \{1,2,4,8,16,32\}:
                                                                 // change this array for greater numbers of N
                                                                 // M is the size of one word. DO NOT FORGET TO CHANGE FORMAT WHEN CHANGE M
  static final int M = 16:
                                                                 // D is the depth of memory (how many addresses are allocated for the memory)
  static final int D = 8:
  static Random rand = new Random();
public static void main(String[] args)
                                      throws IOException
   int result, a[] = new int[N];
                                File fout = new File("coe for max.coe"):
                                 PrintWriter pw = new PrintWriter(fout);
                                pw.println("memory initialization radix = 16;");
                                pw.println("memory initialization vector = ");
for(int d = 0; d < D; d++) {
                                                                                                                                      Java
   for(int x = 0; x < N; x++)
                                a[x] = rand.nextInt((int)Math.pow(2.16)-1);
   System.out.println():
   for(int i = 0: i < a.length: i++) {
                                                 System.out.printf("%10d; ",a[i]);
                                                 if (((i+1)%5) == 0) System.out.println();
   for(int l=0; l<N-1; l++) pw.printf("%04x",a[i]); pw.printf((d == D-1) ? "%04x;\n" : "%04x,\n",a[N-1]);
                                                                                  // CHANGE FORMAT HERE 4 = intlog M.
                                                                                                                                       i.e. 2^4 = M = 16
                                                                                  // CHANGE FORMAT HERE 4 = intlog M.
                                                                                                                                       ie 2^4 = M = 16
                long time=System.nanoTime();
                                result = SN(N,a);
                long time end=System.nanoTime();
   System.out.printf("\n----\nMaximum value = %5d\n\n",result);
                  System.out.printf("measured time (in ns): %d\n".time_end-time);
                  System.out.printf("measured time (in microseconds): %.3f\n".(double)(time end-time)/1000.);
                                pw.println();
                                pw.close();
   public static int SN(int N, int a[])
    int tmp:
     for(int k = 0; k < p; k++)
                                                                                                                 Código Java
      for(int i = 0; i < a.length/s[k+1]; i++)
            if (a[s[k+1]*i+s[k]-1] > a[s[k+1]*i+s[k+1]-1])
                                                                                                                     completo
             tmp = a[s[k+1]*i+s[k]-1];
              a[s[k+1]^*i+s[k]-1] = a[s[k+1]^*i+s[k+1]-1];
              a[s[k+1]*i+s[k+1]-1] = tmp;
     return a[N-1];
```

## Implementação de redes de ordenação (sorting networks)





## Implementação de redes de ordenação (sorting networks)



## Implementação de redes de ordenação (sorting networks)

#### Rede even-odd transition para oito variáveis






Para descrição da rede podemos utilizar: 1) descrição estrutural; 2) descrição comportamental; 3) descrição mista

A rede da procura pode ser descrita numa função e a rede de ordenação num procedimento

#### enable = 1


se não tem trocas na segunda linha de comparadores,

 $else\ enable = 0$ 



## Descrição possível do circuito parametrizável para comparar/trocar dados:

```
entity Comparator is
                         : integer := 4);
generic (
            M
            Op1, Op2
                         : in std logic vector(M-1 downto 0);
port(
            MaxValue
                         : out std logic vector(M-1 downto 0);
            MinValue
                         : out std logic vector(M-1 downto 0));
end Comparator;
architecture Behavioral of Comparator is
begin
process(Op1,Op2)
begin
 if Op1 >= Op2 then
                         MaxValue <= Op1; MinValue <= Op2;
                         MaxValue <= Op2; MinValue <= Op1;
 else
 end if:
end process;
end Behavioral;
```





library IEEE; use IEEE.std\_logic\_1164.all; use IEEE.STD\_LOGIC\_ARITH.ALL; use IEEE.std\_logic\_unsigned.all:

```
entity IterativeSorterFSM is
             L:integer:=8; M
                                       :integer:=8);
generic(
port (
             clk
                          : in std logic;
                                                                                        Código completo para
                          : in std logic;
             reset
                         : out std_logic_vector(7 downto 0);
             led
                         : in std logic vector(L*M-1 downto 0);
             data in
                         : out std logic vector(L*M-1 downto 0));
             data out
end entity IterativeSorterFSM;
architecture Behavioral of IterativeSorterFSM is
type state_type is (initial_state, even, odd, completed); -- enumeration type for the FSM states
signal C S, N S
                          : state_type;
type in_data is array (L-1 downto 0) of std_logic_vector(M-1 downto 0);
signal MyAr, N_MyAr
                        : in data;
signal sorting completed, N sorting completed: std logic;
signal counter, N counter: integer range 0 to 2*L-1:= 0;
begin
process (clk)
                                                    -- this is a sequential process
begin
 if rising edge(clk) then
   if (reset = '1') then C S <= initial state; counter <= 0; MyAr <= (others => '0'));
   else
             C S
                                       <= N S;
                                       <= N MyAr;
             MyAr
             counter
                                       <= N counter:
                                       <= N sorting completed:
             sorting completed
   end if;
  end if:
```

end process:

ordenador de dados iterativo



```
process (C S, data in, sorting completed, counter, MyAr) -- this is a combinational process
begin
                            <= C S:
  NS
                            <= MyAr;
  N MyAr
  N counter
                            <= counter:
  N_sorting_completed
                          <= sorting_completed;
case C S is
when initial state => N S <= even: N sorting completed <= '0': N counter <= 0:
    for i in L-1 downto 0 loop
       N MyAr(i) \leq data in(M*(i+1)-1 downto M*i);
    end loop:
when even => N S <= odd:
   if (sorting completed = '0') then N counter <= counter+1; N sorting completed <= '1';
         for i in 0 to L/2-1 loop
           if MyAr(2*i) < MyAr(2*i+1) then
                N MyAr(2^{*}i) \le MyAr(2^{*}i+1); N MyAr(2^{*}i+1) \le MyAr(2^{*}i);
           else null:
           end if:
         end loop:
   else N S <= completed:
   end if:
when odd => N S <= even;
         for i in 0 to L/2-2 loop
           if MyAr(2*i+1) < MyAr(2*i+2) then
                N_{\text{sorting\_completed}} \le 0'; N_{\text{MyAr}}(2^{*}i+1) \le M_{\text{MyAr}}(2^{*}i+2); N_{\text{MyAr}}(2^{*}i+2) \le M_{\text{MyAr}}(2^{*}i+1);
           else null:
           end if:
         end loop;
when completed => N S <= completed:
when others => N S <= initial state;
end case;
end process;
```





#### **Importante**:

- 1. Utilização correta de variáveis e sinais.
- 2. Conversão de tipos.
- 3. Descrição da máquina.

```
library IEEE: use IEEE.STD LOGIC 1164.all; use IEEE.STD LOGIC UNSIGNED.all;
entity embedded ROM is
                     : integer := 16;
generic ( M
                     : integer := 64;
                     : integer := 3);
           Dlog
port (
           clk
                     : in std logic;
           btnC
                     : in std logic;
                                                                 -- btnC é reset
                      : in std_logic_vector(3 downto 0);
           SW
                     : out std_logic_vector (6 downto 0);
           seq
                     : out std logic vector (7 downto 0)
           sel disp
end embedded ROM:
                                                                                      VHDL
architecture Behavioral of embedded ROM is
                                : std_logic_vector(Dlog-1 downto 0);
           signal address
           signal data in
                                 : std logic vector(L*M-1 downto 0);
                                 : std_logic_vector(L*M-1 downto 0);
           signal data_out
           signal scan
                                 : integer range 0 to L-1;
           signal count
                                 : std logic vector(7 downto 0);
component blk_mem_gen_1 is
           clka
                     : in std_logic;
 port (
          addra
                     : in std_logic_vector(Dlog-1 downto 0);
                     : out std logic vector(L*M-1 downto 0)
           douta
                                                                             );
end component;
           signal bin i
                                                      : std_logic_vector(M-1 downto 0);
           signal BCD4, BCD3, BCD2, BCD1, BCD0
                                                      : std_logic_vector(3 downto 0);
           signal C_MS, C_Middle, C_LS
                                                      : std logic vector(3 downto 0):
           signal divided clk
                                                       : std logic;
begin
```

```
address <= sw(Dlog-1 downto 0);
block ROM:
                      blk mem gen 1
                      port map (clk, address, data_in );
                                                                  Importante:
div:
           entity work.clock divider
                                                                  1. Parametrização.
           port map (clk, '0', divided clk):
                                                                  2. Utilização de relógio.
disp cont: entity work.EightDisplayControl
  port map (clk=>clk, leftL=>C MS,
                                       near leftL=>C Middle.
                      near rightL=>C LS, rightL=>BCD4,
                      leftR=>BCD3, near_ leftR=>BCD2,
                      near rightR=>BCD1, rightR=>BCD0,
              select display=>sel disp,segments=>seg);
bin i <=
           data in(M^*(scan+1)-1 \text{ downto } M^*scan) \text{ when } sw(3) = '0' \text{ else}
           data_out(((scan+1)*M)-1 downto scan*M);
scan <= scan+1 when rising edge(divided clk);</pre>
BCD_dec: entity work.BinToBCD16
           port map (clk => clk,reset => '0', ready => open, binary => bin i, request => '1',
                      BCD4 => BCD4, BCD3 => BCD3,BCD2 => BCD2,BCD1 => BCD1,BCD0 => BCD0);
sorter:
           entity work.lterativeSorterFSM
           generic map (L \Rightarrow L, M \Rightarrow M)
           port map (clk=> clk, reset => btnC, led => count, data_in => data_in, data_out => data_out);
BCD count:
                      entity work.BinToBCD8
                      port map ( clk
                                            => clk.
                                            => '0',
                                 reset
                                 readv
                                            => open,
                                 binary
                                           => count,
                                 BCD2
                                           => C MS,
                                 BCD1
                                           => C Middle.
                                 BCD0
                                            => C LS):
                                                                                            Exemplo
end Behavioral:
```

### Geração do ficheiro COE de Java

```
import java.util.*; import java.io.*;
public class Random_to_file {
 static Random rand = new Random():
 static final int M = 16; // M is the size of one word. DO NOT FORGET TO CHANGE FORMAT WHEN CHANGE M
 static final int L = 256; // L is the number of blocks
 static final int D = 8; // D is the depth of memory (how many addresses are allocated for the memory)
public static void main (String args[]) throws IOException
  int a[] = new int[L];
                                // the size of input data
  File fout = new File("coe from java256.coe");
           PrintWriter pw = new PrintWriter(fout);
           pw.println("memory initialization radix = 16;");
           pw.println("memory_initialization_vector = ");
for(int d = 0; d < D; d++)
           for(int i = 0; i < a.length; i++) a[i] = rand.nextInt(16383);
           for(int l=0; l<L-1; l++) pw.printf("%04x",a[l]); // CHANGE FORMAT HERE 4 = intlog M
           pw.printf((d == D-1)? "\%04x;" : "\%04x,",a[L-1]); // CHANGE FORMAT HERE 4 = intlog M
           pw.println();
           pw.close();
```



### Comparação de software e hardware

```
Java
import java.util.*;
                    import java.io.*;
public class SortMeasureTime {
          static Random rand = new Random();
          static final int L = 64:
                                                             // L is the size of data
public static void main (String args[]) throws IOException
 int a[] = new int[L];
 for(int i = 0; i < L; i++) a[i] = rand.nextInt(16383);
 long time=System.nanoTime();
                                                             // Measuring initial time in nanoseconds
 Arrays.sort(a):
                                                             // java sorting
 long time end=System.nanoTime();
                                                             // Measuring final time in nanoseconds
 System.out.printf("measured time (in microseconds): %.3f\n",(double)(time_end-time)/1000.):
                         time (in microseconds): 109.056
        Press any key to continue
   Tempo em
   ciclos de
    relógio
```

Frequência é 100 MHz, período é 10 ns

Então ordenação foi feita durante 600 ns, i.e. 181 vezes mais rápido que no computador (3.4 GHz)

## Computação de popcount (peso e distância de Hamming)

## Usado na área de bioinformática, informática química, procura combinatória, telecomunicações, etc.

- 1. O peso w de *Hamming* do vetor binário é o número de uns no vetor.
- 2. A distância de *Hamming* d(A,B) entre dois vetores A e B é o número de elementos em que os vetores são diferentes: d(A,B) = w(A XOR B)
- 3. Comparadores de pesos de *Hamming* são usados em várias tarefas de filtragem.
- 4. Por exemplo, w(A) frequentemente deve ser comparado com um limite (threshold)  $\kappa$ , ou com w(B), onde B = {b<sub>0</sub>,...,b<sub>Q-1</sub>} é um outro vetor binário e estes vetores podem ter tamanhos iguais ou diferentes.

```
A \rightarrow "01010011101100": w(A) = 7. B \rightarrow "01001000101101": w(B) = 6. 
d(A,B) = w(A XOR B) = w("00011011000001") = 5
```

1. Utilização de processo combinatório:

```
cp3: process(input)
variable HammingWeightCount : integer range 0 to 1023;
begin
    HammingWeightCount := 0;
    for i in input'range loop
        if input(i) = '1' then HammingWeightCount := HammingWeightCount+1;
        end if;
end loop;
led <= conv_std_logic_vector(HammingWeightCount, 16);
end process cp3;</pre>
```

- a) Onde cp3 é uma etiqueta opcional;
- b) O objeto HammingWeightCount deve ser uma variável e não pode ser um sinal.
- c) Vetor input pode ser lido do ficheiro COE.
- d) Saída led pode ser ligada com leds ou com displays de segmentos.
- e) Desvantagem: profundidade grande do circuito combinatório com atrasos respetivos.
- f) Quando o processo vai calcular o peso de *Hamming* sequencialmente não pode usar uma frequência alta. Para o exemplo em cima e placa Nexys-4 menos que 1 MHz.
- g) Recursos do circuito são elevados.

#### 2. Utilização duma função:

- a) O objeto HammingWeightCount deve ser uma variável e não pode ser um sinal.
- b) Vetor *input* pode ser lido do ficheiro COE.
- c) Saída *led* pode ser ligada com leds ou com displays de segmentos.
- d) Desvantagem: profundidade grande do circuito combinatório para vetores grandes.
- e) Vantagem: parametrização através de utilização do argumento e o resultado sem limites (unconstrained inputs and outputs).

- 3. Utilização duma máquina de estados finitos (ver aula teórica 5 slide 17).
- a) Vetor de entrada pode ser lido do ficheiro COE.
- b) Saída pode ser ligada com leds ou com displays de segmentos.
- c) Desvantagem: o número elevado de ciclos de relógio.
- d) Vantagem: parametrização extremamente simples.
- e) Vantagem: pode usar frequência alta.

Métodos melhores para contar o peso de *Hamming* em FPGAs são baseados em:


- 1. Somadores.
- 2. LUTs.
- 3. Redes especiais (counting networks).
- 4. FPGA DSPs digital signal processing slices

# Utilização de somadores (contadores paralelos)

#### Informação adicional:

- 1. B. Parhami, Efficient Hamming Weight Comparators for Binary Vectors Based on Accumulative and Up/Down Parallel Counters, IEEE Trans. on Circuits and Systems—II: Express Briefs, vol. 56, no. 2, pp. 167-171, Feb. 2009.
- 2. V.Sklyarov, I.Skliarova, A.Barkalov, L.Titarenko. Synthesis and Optimization of FPGA-Based Systems. Springer, 2014.

#### Utilização de somadores (contadores paralelos)




#### Descrição de FA (Full Adder)

```
entity FullAdder is
                      : in std_logic;
port(
       Α
       B
              : in std_logic;
       Carryln : in std_logic;
       Result : out std_logic;
       CarryOut
                     : out std_logic);
end FullAdder;
architecture Behavioral of FullAdder is
begin
       CarryOut <= (A and B) or (A and CarryIn) or (B and CarryIn);
       Result <= A xor B xor CarryIn;
end Behavioral;
```

### Utilização de somadores (código misto completo)

```
ibrary IEEE; use IEEE.std logic 1164.all; use IEEE.std logic unsigned.all;
entity ParallelCounterComparator is
                                                                                     COut<sub>1</sub> R<sub>1</sub>
 port (
            SW
                        : in std logic vector(15 downto 0);
                        : out std logic vector(4 downto 0) ):
            led
end ParallelCounterComparator;
                                                                                                                     - L
                                                                                                  FASCOut3_2 FA3_1 COut3_1 FA3_0
architecture Behavioral of ParallelCounterComparator is
                                                                                                                >Peso de <u>Hamming</u>
para N=16
(led = HW<sub>16</sub>)
  signal COut1. COut2. COut3. COut4
                                                              : std logic;
                                                                                                   PC out = HW<sub>15</sub>
                                                                                   Complemento para
dois de threshold
 signal COut2_1, COut2_2, COut2_3, COut2_4
                                                              : std_logic;
                                                                                   O resultado de 
comparação «
HW comp
                                                                                                                 B<sub>15</sub> (carry in)
                                                                                                   Rede carry
  signal COut3 1, COut3 2, COut3 3
                                                             : std logic:
 signal B
                                                                           : std logic vector(15 downto 0);
 signal PC out
                                                                           : std logic vector(3 downto 0);
  signal R1, R2, R3, R4, R2 1, R2 2, R2 3, R2 4, R3 1, R3 2, R3 3 : std logic;
begin
 B \le sw:
 FA0
            : entity work.FullAdder
                                                 port map(B(0), B(1), B(2), R1, COut1);
            : entity work.FullAdder
                                                 port map(B(3), B(4), B(5), R2, COut2);
 FA1
 FA2
            : entity work.FullAdder
                                                 port map(B(6), B(7), B(8), R3, COut3);
 FA3
            : entity work.FullAdder
                                                 port map(B(9), B(10), B(11), R4, COut4);
 FA2 0
           : entity work.FullAdder
                                                 port map(R1, R2, B(12), R2 1, COut2 1);
                                                 port map(COut1, COut2, COut2_1, R2_2, COut2_2);
 FA2 1
            : entity work.FullAdder
 FA2_2 : entity work.FullAdder
                                                 port map(R3, R4, B(13), R2_3, COut2_3);
 FA2 3
          : entity work.FullAdder
                                                 port map(COut3, COut4, COut2 3, R2 4, COut2 4);
            : entity work.FullAdder
 FA3 0
                                                 port map(R2_1, R2_3, B(14), R3_1, COut3_1);
 FA3 1
            : entity work.FullAdder
                                                 port map(R2 2, R2 4, COut3 1, R3 2, COut3 2);
 FA3 2
            : entity work.FullAdder
                                                 port map(COut2_2, COut2_4, COut3_2, R3_3, COut3_3);
 PC_out <= COut3_3 & R3_3 & R3_2 & R3_1;
  led \le PC out + ("0000" \& B(15));
                                                             -- peso de Hamming
end Behavioral:
```



```
library IEEE;
                                                                           Utilização de LUTs
use IEEE.STD LOGIC 1164.all;
use IEEE.STD_LOGIC_UNSIGNED.all;
entity LUT_6to3 is
                     : in std logic vector (5 downto 0);
  port (
          SW
                     : out std logic vector (2 downto 0));
          led
end LUT 6to3:
architecture Behavioral of LUT 6to3 is
          type LUT is array (2 downto 0) of std_logic_vector(63 downto 0);
          constant conf LUT: LUT:= ( X"fee8e880e8808000",
                                          X"8117177e177e7ee8",
                                          X"6996966996696996"):
begin
led
                     conf_LUT(2)(conv_integer(sw)) &
          <=
                     conf LUT(1)(conv integer(sw)) &
                                                                        SW
                     onf_LUT(0)(conv_integer(sw));
                                                                     x5
-- alterativamente o código seguinte pode ser usado
                                                                                                led
                                                                     x4
--gen: for i in conf_LUT'range generate
                                                                                  Três
                                                                     x3
          led(i) <= conf LUT(i)(conv integer(sw));</pre>
                                                                     x2
                                                                                  LUT6
--end generate gen;
                                                                     x1
end Behavioral;
                                                                     x0
```

# Como utilizar projetos disponíveis em elearning.ua.pt


- 1. Só os projetos que usam IP cores (memórias *distributed* ou *block*) estão disponíveis completamente.
- 2. A partir da próxima aula (aula 8) para projetos com IP cores só vão ser disponibilizados códigos VHDL e IP cores devem ser gerados por alunos.

Use projetos para que só VHDL códigos estão disponíveis de modo seguinte:

- 1. Criar um projeto novo.
- 2. Adicionar no projeto ficheiros com códigos VHDL disponíveis.
- 3. Adicionar o ficheiro XDC completo com todas as linhas comentadas.
- 4. Remover comentários para linhas com *constraints* correspondentes aos portos do módulo VHDL do nível de topo, por exemplo, para entradas e saídas indicadas em baixo por cor vermelha:

- 5. Sintetizar o circuito, fazer implementação e gerar *bitstream*.
- 6. Ligar placa, abrir target, e configurar a FPGA. Verificar o projeto.
- 7. Não tentar abrir *target* ou programar a placa que está desligada. Pode aparecer um problema e para resolver este problema é necessário sair do Vivado e executar Vivado mais uma vez. Depois abrir *target* para a placa ligada e configurar a FPGA.
- 8. Um problema frequente é utilização de diretórios com longo caminho. Para evitar este problema não use caminhos longos ou copie o *bitstream* no *Decktop* e configure a FPGA utilizando o *bitstream* da *Decktop*.

# Informação sobre diretórios do projeto



Bitstream para configurar FPGA tem o tipo bit, por exemplo, Max\_finder.bit

# Exame prático: dias 18 e 19 de abril

- 1. Duração é 1h30m. Peso 30%.
- 2. Trabalhos podem ser feitos em grupos (máximo 2 alunos).
- 3. O tempo para esta avaliação não pode ser superior a 1h30m.
- 4. Entrega de trabalhos deve ser feita por e-mail skl@ua.pt durante 10 minutos depois de 1h30m. Assunto é CR exame prático e números. mecanográficos dos alunos. Pode enviar o projeto completo em único ficheiro rar ou zip.
- 5. Aceito os resultados de simulação ou implementação para Nexys-4.
- 6. O ficheiro XDC deve ser preparado obrigatoriamente independentemente do tipo de projeto (ver p. 5).
- 7. As tarefas são baseadas em aulas teóricas 1-9 e aulas práticas 1-8.
- 8. A aula teórica 9 é uma aula de revisão da matéria anterior com muitos exemplos práticos úteis.
- 9. Só uma tarefa vai ser proposta mas implementação deve ser feita de acordo com os requisitos. Por exemplo, quando o requisito é implementação de procedimento ou código estrutural não pode entregar um processo ou código comportamental. Penalização é 100%.

# Exame prático: exemplo:

- 1. Gerar vetores de 128 bits aleatoriamente.
- 2. Extrair do vetor palavras de 8 bits.
- 3. Fazer ordenação de palavras utilizando uma rede iterativa com 2 níveis de comparadores. Usar descrição comportamental e uma máquina de estados finitos para a rede. ⇒ simulação
- 4. Mostrar os resultados em leds em binário sequencialmente com frequência ~ 1 Hz.
   ⇒ simulação
- 5. Mostrar os resultados em displays em hexadecimal com frequência ~ 1 Hz.
- 6. Entregar o projeto com os estímulos para simulação comportamental ou com *bitstream* para implementação na placa Nexys-4.
- 7. No caso de estímulos só entregue o código VHDL para o ponto 5 sem verificação do projeto na placa.
- 8. O ficheiro final XDC deve ser entregue sem compromissos.

Pode mostrar o funcionamento do projeto até ao final da avaliação. Se o tempo permitir, o projeto pode ser avaliado até ao final da avaliação

Só é permitido utilizar código para controlar displays de segmentos e para divisor de frequência