

Sistemas Digitais Avançados

Prof. Imbiriba

Mux_Demux de 4 canais de 2 bits usando comandos concorrentes e sequenciais em VHDL

Implementar uma estrutura de um circuito digital de 4 canais com 2 bits por canal que contenha um mux interligado a um demux de acordo com o mostrado na Figura 1.




Figura1 – Esquemático da estrutura mux_demux_4ch de 2 bits por canal

Premissas do projeto:

- 1- A arquitetura top-level **mux_demux_4ch** deve possuir um modelo estrutural;
- 2- A arquitetura do **mux_4_1** deve usar comandos concorrentes em VHDL;
- 3- A arquitetura do **demux_1_4** deve ter um modelo comportamental (uso de um process);
- 4- Realizar a simulação do circuito usando o University Program Waveform;
- 5- O projeto deve ser validado mediante a carga e demonstração na placa DE0. Utilize SW0 a SW3 para os canais de entrada, SW8 e SW9 para as entradas de seleção dos canais, e LEDG0 a LEDG3 para a saída.