

Aula - Introdução ao FPGA


Prof. Imbiriba

Definição:

Uma FPGA (*Field-Programmable Gate Array*) é um dispositivo semicondutor que contém componentes lógicos programáveis com interligações programáveis chamados "blocos lógicos" ou simplesmente "elementos lógicos - LE".

Recursos:

Os LE's em uma FPGA podem ser programados para ter funcionalidade diversas, tais como; portas lógicas: AND, OR, NOT, XOR ou funcionalidade ainda mais complexa (lógica de combinação), como um decodificador ou implementação de função matemática. Na maioria das FPGAs, os blocos lógicos LE's podem conter elementos de memória, que podem ser simples flip-flops ou mesmo blocos de memória completos.



Esboço de um LE (LUT: gerador de função lógica ou *tabela* verdade, etc. FA: somador *completo*, DFF: flip-flop do tipo D)

A hierarquia de conexões configuráveis permite que os LE sejam conectados da maneira exigida pelo projetista do sistema, como uma rede de circuitos funcionais digitais interligados para compor um sistema digital ou circuito digital mais sofisticado dentro de um único chip. Assim, os LE's e suas conexões podem ser programados pelo usuário ou pelo projetista para implementar funções lógicas do dispositivo FPGA - daí a nome "Programável". Entretanto, a denominação mais cabível para tecnologia seria "Reconfigurável", já que efetivamente não existe nenhum programa rodando na FPGA e sim seus elementos lógicos são reconfiguráveis mediante uma programação externa.


Os FPGA's tendem a ser mais lentos do que seus equivalentes ASIC (*Application-Specific Circuit Integrated*), pois não conseguem lidar com projetos tão complexos e consomem mais energia (para qualquer tecnologia de semicondutores). Suas vantagens, no entanto, são prazos mais curtos, reprogramação no local (como correções de bugs) e custos mais baixos. Os fabricantes também podem enviar versões FPGA mais baratas e menos flexíveis que não podem ser modificadas após a conclusão do design (OTP - *One Time Programmable*). Nesse caso, o desenvolvimento é feito em FPGA's tradicionais e o resultado final é transferido para o OTP.

Outra opção para um design mais simples é o uso de dispositivos lógicos programáveis complexos (CPLD's).

FUNCIONAMENTO DE UMA FPGA

- Elementos Lógicos


A figura abaixo ilustra um elemento lógico LE de maneira simplificada. A LUT é como se fosse uma pequena RAM que pode implementar qualquer função lógica. Geralmente, ela tem poucas entradas (4 na figura abaixo), então por exemplo uma porta AND de 3 Entradas caberia nela e sobraria uma entrada livre ainda. Observe que a saída da célula pode ser puramente combinacional ou registrado (passando pelo Flip Flop tipo D).



Uma LE simplificada

- Interconexão de células


Cada célula lógica pode ser conectada a outras células através dos recursos de interconexão (fios e mux que estão colocados em volta das células lógicas). Cada célula pode fazer pouca coisa, mas várias delas conectadas podem realizar praticamente qualquer coisa.



Matriz de Interconexões dos LE's

- Células de Entrada e Saída (Células de IO)


Os recursos de interconexão podem inclusive ir até os limites do FPGA onde estarão as células que fazem a conexão com o meio exterior do FPGA (Células de Entrada e Saída).



Matrix de Interconexão de Entradas e Saídas

- Laços de rotas dedicadas - Correntes de transmissão


Além dos recursos de interconexão, os FPGA's contém linhas dedicadas de alta velocidade para comunicação com células vizinhas formando um outro conjunto de bloco lógico denominado LAB (*Logic Array Block*). Essas Correntes de Transmissão permitem a criação eficiente de circuitos que realizam funções aritméticas, por exemplo, somadores ou contadores. Cada LAB contém interconexão local, e cada trilha local pode conectar qualquer LE na mesma LAB.



Interconexões Dedicadas de Elementos Lógicos - LAB

- RAM Interna (Memória de Acesso Aleatório Interna)

O FPGA também contém blocos de RAM estática que pode ser usadas e controladas pelos elementos lógicos.




Interconexões dos LE's com RAM Estática

- Operação da RAM Interna

Existem muitos parâmetros para o funcionamento da RAM Interna dos FPGA's. O parâmetro principal, é quantos agentes irão acessar a RAM simultaneamente.

Single Port Ram - Apenas um agente acessa a memória por vez.

Dual Port Ram ou Quad Port RAM - Dois ou Quatro agentes podem acessar a memória RAM simultaneamente. Usado atualmente em placas de Vídeo, onde é necessária uma memória onde a GPU possa gravar em clock elevado e a processador de saída de vídeo possa ler em um clock mais baixo.



Modos de endereçamento da RAM

Para saber quantos agentes podem acessar a RAM, basta contar o número de endereços, e pontos de controle separados da RAM. Cada agente terá seu barramento de endereço, dados e controle.

- Blockram vs RAM Distribuída

Há dois tipos de RAM na FPGA: As Blockram's e RAM's Distribuídas. Geralmente o tamanho necessário para a função lógica determina qual será usada.

As grandes RAM são as Blockram's, as quais estão localizadas em regiões específicas do FPGA. Cada FPGA tem uma quantidade limitada de Blockram's, e caso você não as use, você as perde. Elas não podem ser usadas pra nada além de RAM)

As pequenas RAM são as RAM's Distribuídas. As RAM's Distribuídas são basicamente feitas para uso das células lógicas da FPGA. Elas podem ser colocadas virtualmente em qualquer lugar da FPGA sendo

bem flexíveis. Porém, não são eficientes em questão de área, pois uma célula lógica não consegue armazenar muito.

- Pinos do FPGA

Os FPGAs costumam ter muitos pinos, mas geralmente são separados em duas categorias. Os Pinos do Usuário e Pinos Dedicados.

Pinos do Usuário

Os Pinos do usuário são geralmente chamados de IOs (*Input and Output*), I/Os, I/Os do usuário, ou qualquer coisa do tipo.

Geralmente você tem controle absoluto sobre eles. Eles podem ser programados como Entradas, Saídas, ou Pino Bidirecional (Buffer de Três Estados - *Tristate*).

Cada pino de Entrada e Saída é conectado a uma Célula de Entrada e Saída (Visto anteriormente). As células de entrada e saída são alimentadas pela entrada VCCIO.

Pinos Dedicados

Os Pinos Dedicados são pré-fabricados com uma função específica. Eles estão organizados em três subcategorias:

1. Pinos de Energia;
2. Pinos de Configuração: Usado para configurar o FPGA;
3. Entradas dedicadas ou pinos de clock: Esses pinos estão ligados a uma grande rede interna no FPGA, fazendo-os ideal para alimentar clocks em circuitos grandes;

Os pinos de energia são organizados em duas categorias, sendo elas Tensão do Núcleo (*Core Voltage*) e Tensão de IO (*IO Voltage*).

A Tensão do Núcleo geralmente vem com o título de VCC para *Xilinx* e VCCINT para *Altera*. É uma tensão fixa e depende do modelo de FPGA que você está usando.

A Tensão de IO geralmente vem com o título de VCCO para *Xilinx* e VCCIO para *Altera*. É usado para alimentar os blocos de Entrada e Saída (pinos) do FPGA. Essa tensão deve ser a mesma que os outros dispositivos conectados ao FPGA.

Um FPGA tem muitos pinos VCCIO que geralmente são alimentados com a mesma tensão. Porém os novos FPGA's tem um conceito de Banco de IO do Usuário. São grupos separados de I/O cada um com sua alimentação VCCIO própria. Isso permite usar o FPGA como um tradutor de tensão, ou interface entre dispositivos que trabalham com tensões diferentes. Útil para quando uma parte do seu circuito funciona a 5V e outra a 3.3V.

- Clocks e Linhas Globais

Um circuito lógico de FPGA geralmente funciona sincronizadamente. Isso significa que o desenho funciona baseado num clock. A cada subida ou descida de clock faz os flip-flops mudarem de estado.

Em um circuito síncrono, um mesmo clock deve ir para muitos flip-flops ao mesmo tempo. Isso pode causar problemas de atraso e também elétricos dentro o FPGA. Para isso funcionar bem, os fabricantes de FPGA fizeram uma linha interna chamada Roteamento Global ou Linhas Globais. Elas permitem uma distribuição eficiente do clock por todo FPGA com pouco atraso.

Quando você insere um clock em seu FPGA, você não deve usar nenhum pino do FPGA e sim um pino dedicado ao clock. Os softwares de FPGA já estão programados para o uso desses pinos dedicados de entrada e farão uso caso seja dado a opção.

- Domínios de Clock

Um FPGA pode usar vários clocks para funcionar. Cada clock forma um Domínio de clock dentro do FPGA.

- Velocidade dos Domínios de Clock

Para cada domínio de clock, o software da FPGA irá analisar todos os caminhos de flip-flop a flip-flop e dará um relatório sobre as frequências máximas permitidas.

Um domínio de clock pode funcionar a 10MHz enquanto o outro funciona a 100MHz. Enquanto eles usem uma Linha Global, e o clock que você usar esteja abaixo dos limites dados pelo software, você não precisa se preocupar com atrasos internos do FPGA.

Porém ainda há uma preocupação em relação ao atraso nas entradas e saída do FPGA. O software do FPGA irá te dar um relatório sobre isso.

- Sinais entre Domínios de Clock

Caso você precise enviar uma informação entre domínios de clock diferentes, há considerações a serem feitas.

Na maioria dos casos, os seus clocks não tem relação um com o outro. Logo você não poderá usar o sinal gerado em um para transmitir a informação para o outro. Fazendo isso você estará sujeito a perda de dados e falta de consistência.

Para isso, são necessárias algumas técnicas especiais, como o uso de sincronizadores simples ou FIFOs (mais complexos).