Teste 2

Universidade de Aveiro Dep. de Electrónica, Telecomunicações e Informática Arquitectura de Computadores I

Me

N	0	-	
IN	OI	m	

_		100		No	
	Import		IS I SOVIET		

Notas Importantes! Verifique, para todas as questões, qual a resposta correcta e assinale com uma cruz a sua escolha na tabela ao lado. Por cada resposta incorrecta será descontada, à cotação global, 1/3 da cotação da respectiva pergunta.

Durante a realização do teste não é permitida a permanência na sala de calculadoras, telemóveis ou outros dispositivos electrónicos.

Grupo I	G	ru	po	I
---------	---	----	----	---

Uma arquitectura do tipo Harvard é caracterizada por:

- a) ter segmentos de memória independentes para dados e para código.
- b. ter dois barramentos de dados e um barramento de endereços.
- c. partilhar a mesma memória entre dados e instruções.
- d. permitir o acesso a instruções e dados no mesmo ciclo de relógio.

Quando um endereço se obtém da adição do conteúdo de um registo com um offset constante:

- a. diz-se que estamos perante um endereçamento imediato.
- b. diz-se que estamos perante um endereçamento directo a registo com offset.
- diz-se que estamos perante um endereçamento indirecto a registo com deslocamento.
- d. diz-se que estamos perante um endereçamento indirecto relativo a PC.

Na convenção adoptada pela arquitectura MIPS, a realização de uma operação de pop da stack do valor do registo \$ra é realizada pela seguinte sequência de instruções:

- a. addu \$sp,\$sp,4 seguida de lw \$ra,0(\$sp).
- 1 lw \$ra, 0 (\$sp) seguida de addu \$sp, \$sp, 4.
- c. lw \$ra,0(\$sp) seguida de subu \$sp,\$sp,4.
- d. subu \$sp,\$sp,4 seguida de lw \$ra,0(\$sp).

A detecção de overflow numa operação de adição de números com sinal faz-se através:

- a do "ou" exclusivo entre o carry in e o carry out da célula de 1 bit mais significativa.
- b. da avaliação do bit mais significativo do resultado.
- c. do "ou" exclusivo entre os 2 bits mais significativos do resultado.
- d. da avaliação do carry out do bit mais significativo do resultado.

Considerando que o código ASCII do caracter '0' é 0x30 e que os valores das três words armazenadas em memória a partir do endereço 0x10010000 são 0x30313200, 0x33343536 e 0x37380039, num computador MIPS little endian a string ASCII armazenada a partir do endereço 0x10010001 é:

a. "21065439".

c. "12".

(b) "65439".

d. "345678".

Considerando que \$t0=-4 e \$t1=5, o resultado da instrução mult \$t0,\$t1 é:

- a. HI=0x80000000, LO=0x000000EC.
- b) HI=0xFFFFFFFF, LO=0xFFFFFFEC.
- d. HI=0x00000000, LO=0xFFFFFFEC.

A decomposição numa sequência de adições e subtracções, de acordo com o algoritmo de Booth, da 54321 c. $+2^{1} - 2^{3} + 2^{4} - 2^{5}$. d. $-2^{0} + 2^{2}$. quantidade binária 010110(2): +-+0-

- () 21 + 23 24 + 25+ + 6-

Os endereços mínimo e máximo para os quais uma instrução de salto incondicional ("j") da arquitectura MIPS, presente no endereço 0x0043FFFC pode saltar são:

- a. 0x0041FFFC, 0x0045FFF8.
- c. 0x00000000, 0xFFFFFFFF d. 0x00000000, 0x0FFFFFC

- (b) 0x00420000, 0x0045FFFC.
- No MIPS, as instruções do tipo "I" incluem um campo imediato de 16 bits que: a permite armazenar um offset de endereçamento de ±32 KBytes para as instruções "sw"
- b. permite armazenar um offset de endereçamento ± (32*4) KBytes para as instruções "sw" c. permite armazenar um offset de endereçamento de ±32 KBytes para as instruções "beq" d. permite armazenar um offset de endereçamento de ±(32*4) Kilo instruções para as instruções.

	alores; Grupo II: cada 1.0 valor; Grupo III: cada 1.0 valor	
Grupo I: cada 0.5 v	alores; Grupo II: cada 1.0	
Cotações: Grupo I		

X x 7 X 9 X 10 11 12 13 X 14 16 X a b 17 18 19 20 21 X 22 23 abcd

16-01-2009

bcd

X

Numa implementação single-cycle da arquitectura MIPS:

- a. existe uma única ALU para realizar todas as operações aritméticas e lógicas necessárias para executar num único ciclo de relógio qualquer uma das instruções suportadas.
- b. existem registos à saída dos elementos operativos fundamentais para guardar valores a utilizar no ciclo de relógio seguinte.
- c. todas as operações de leitura e escrita são síncronas com o sinal de relógio.
- d.) existem memórias específicas para código e dados para possibilitar o acesso a ambos os tipos de informação num único ciclo de relógio.
- M. A frequência de relógio de uma implementação single cycle da arquitectura MIPS:
 - a. é limitada pelo maior dos tempos de atraso dos elementos operativos Memória, ALU e File Register.
 - b. varia em função da instrução que está a ser executada.
 - © é limitada pelo maior dos atrasos cumulativos dos elementos operativos envolvidos na execução da instrução mais longa.
 - d. é limitada pelo menor dos tempos de atraso dos elementos operativos Memória, ALU e File Register.

A unidade de controlo de uma implementação multi-cycle da arquitectura MIPS:

- a. é um elemento combinatório que gera os sinais de controlo em função do campo opcode do código
- b) é uma máquina de estados em que o primeiro e o segundo estados são comuns à execução de todas as
- c. é uma máquina de estados com um número de estados igual ao número de fases da instrução mais longa.
- d. é um elemento combinatório que gera os sinais de controlo em função do campo funct do código máquina
- Numa implementação multi-cycle da arquitectura MIPS, na segunda e terceira fases de execução de uma instrução de salto condicional ("beq/bne"), a ALU é usada, pela ordem indicada, para:
- (a) calcular o valor do Branch Target Address e comparar os registos (operandos da instrução).
- b. calcular o valor de PC+4 e comparar os registos (operandos da instrução). c. comparar os registos (operandos da instrução) e calcular o valor do Branch Target Address.
- d. calcular o valor de PC+4 e o valor do Branch Target Address.
- Uma implementação pipelined de uma arquitectura possui, relativamente a uma implementação single-cycle
- a. diminuir o tempo de execução de cada uma das instruções.
- b. permitir a execução de uma nova instrução a cada novo ciclo de relógio.
- c. aumentar o débito de execução das instruções.
- A frequência de relógio de uma implementação pipelined da arquitectura MIPS: a. é limitada pelo maior dos atrasos cumulativos dos elementos operativos envolvidos na execução da d) todas as anteriores.
- b. é definida de forma a evitar stalls, assim como delay slots.
- c. é limitada pelo menor dos tempos de atraso dos elementos operativos Memória, ALU e File Register. d é limitada pelo maior dos tempos de atraso dos elementos operativos Memória, ALU e File Register.
- a utilizar como operando de uma instrução um resultado produzido por outra instrução que se encontra numa

 - b. trocar a ordem de execução das instruções de forma a resolver um hazard de dados. b. trocar a como operando de uma instrução um resultado produzido por outra instrução que se encontra numa como mais avançada do ninclina.
 - d. escrever o resultado de uma instrução no File Register antes de ela chegar à etapa WB.

Zona de rascunho:

Grupo II

- 17. O código máquina da instrução sw \$3,-128(\$4), representado em hexadecimal, é (considerando que para esta instrução opcode=0x2B):
 - a. 0xAC838080.

c. 0xAC64FF80.

b. 0xAC83FF80.

d. 0xAC648080.

18. Considere que a=0xC0D00000 representa uma quantidade codificada em hexadecimal segundo a norma IEEE 754 precisão simples. O valor representado em "a" é, em notação decimal:

a. -0,1625 x 21.

c. -3,25 x 2¹.

b. -0,1625 x 2³.

d. -16,25 x 21.

\$£4=0xBA600000, o resultado instrução \$f2=0x3A600000 19. Considerando que sub.s \$f0,\$f2,\$f4 é:

a. \$f0=0x39E00000.

c. \$f0=0x00000000.

b. \$f0=0x3AE00000.

d. \$f0=0x80000000.

20. Numa implementação single cycle da arquitectura MIPS, a frequência máxima de operação imposta pela instrução de leitura da memória de dados é, assumindo os atrasos a seguir indicados:

Memórias externas: leitura - 9ns, escrita - 11ns; File register: leitura - 3ns, Escrita - 4ns; Unidade de Controlo: 2ns; ALU (qualquer operação): 7ns; Somadores: 4ns; Outros: 0ns.

a. 32,25 MHz (T=31ns).

c. 29,41 MHz (T=34ns).

b. 25,00 MHz (T=40ns).

d. 31,25 MHz (T=32ns).

21. Considerando as seguintes frequências relativas de instruções de um programa a executar num processador MIPS: 1w - 20%; sw - 10%; tipo R - 50%; beq/bne - 15%; j - 5%, a melhoria de desempenho proporcionada por uma implementação multi-cycle a operar a 100 MHz relativamente a uma single-cycle a operar a 20 MHz é de:

a. 1,25.

c. 5.

b. 1.

d. 0,8.

Zona de rascunho:

100 . 22 = 110.100 = -6.5 %

134

123

12

FFFFCCCC

- 22. Um hazard de controlo numa implementação pipelined de um processador ocorre quando:
 - a. um dado recurso de hardware é necessário para realizar no mesmo ciclo de relógio duas ou mais operações relativas a instruções em diferentes etapas do pipeline.
 - b. é necessário fazer o instruction fetch de uma nova instrução e existe numa etapa mais avançada do pipeline uma instrução que ainda não terminou e que pode alterar o fluxo de execução.
 - c. existe uma dependência entre o resultado calculado por uma instrução e o operando usado por outra que segue mais atrás no pipeline.
 - d. por azar, a unidade de controlo desconhece o opcode da instrução que se encontra na etapa ID.
 - 23. O seguinte trecho de código, a executar sobre uma implementação pipelined da arquitectura MIPS, apresenta os seguintes hazards: \$t0, 0(\$t1) L1: 1w 345
 - a. um hazard de controlo na quarta instrução e um hazard de dados na segunda instrução que pode ser resolvido por forwarding.

b. um hazard estrutural na primeira instrução e um hazard de controlo na quarta instrução.

c. um hazard de controlo na quarta instrução e hazards de dados na segunda, terceira e na quarta instruções que podem ser resolvidos por forwarding.

d. um hazard de controlo na quarta instrução e hazards de dados na terceira e na quarta instruções que podem ser resolvidos por forwarding.

- 24. Considere o datapath e a unidade de controlo fornecidos na figura da última página (com ligeiras alterações relativamente à versão das aulas teórico-práticas) correspondendo a uma implementação multi-cycle simplificada da arquitectura MIPS. Admita que os valores indicados no datapath fornecido correspondem à "fotografia" tirada no decurso da execução de uma instrução. Tendo em conta todos os sinais, pode-se concluir que está em execução a instrução:
 - a. lw \$6,0x2020(\$5) na terceira fase.
 - b. add \$4,\$5,\$6 na quarta fase.

- c. add \$4,\$5,\$6 na terceira fase.
- d. 1w \$6,0x2020(\$5) na quinta fase.

\$t2, \$t3, \$t4 # 2

\$t1, \$t2, \$t0 # 3

\$t5, \$t1, L1

Grupo III

Considere o trecho de código apresentado na Figura 1, bem como as tabelas os valores dos registos que aí se apresentam. Admita que o valor presente no registo \$PC corresponde ao endereço da primeira instrução, que nesse instante o conteúdo dos registos é o indicado, e que vai iniciar-se o instruction fetch dessa instrução. Considere ainda o datapath e a unidade de controlo fornecidos na Figura 2 (última página).

Endereço	Dados
0x1001009C	0xFFFF0000
0x100100A0	0x021B581A
0x100100A4	0x00008000
0x100100A8	0x1B54E790
0x100100AC	0x00FE7F00
0x100100B0	0x5FF38C29

Opcode	Funct	Operação
0	0x20	add
0	0x22	sub
0	0x24	and
0	0x25	or
0x02		j
0x04		beq
0x05		bne
0x08		addi
0x0C		andi
0x23		lw
0x2B		sw

\$5	0xFF0180FF
\$6	0x100100A0
\$7	0x1001009C
\$8	0x00001E00
\$PC	0x00400048
	CPU


add

or

beq

	1 19	ura 1	
L1:	lw and beq sw addi	\$6,0(\$7) \$8,\$6,\$5 \$8,\$0,L2 \$8,4(\$7) \$7,\$7,8 L1	SAM YAN
L2:			


- 25. Para as 3 primeiras instruções do trecho de código apresentado na Figura 1, os sinais de controlo representados no seguinte diagrama temporal correspondem, pela ordem indicada, a:
 - a. "ALUSelB", "ALUOp" e "PCSource".
- c. "PCSource", "ALUSelB" e "ALUOp".
- b. "PCSource", "ALUOp" e "ALUSelB".
- d. "ALUSelB", "PCSource" e "ALUOp".




0001 0000 0000 1010 0100 coel coco cco c 0000 1000 coc ccco ccoo

\$6-

- 26. Também para as 3 primeiras instruções do trecho de código apresentado na Figura 1, os sinais de controlo representados no seguinte diagrama temporal correspondem, pela ordem indicada, a:
 - a. "RegWrite", "PCWriteCond" e "RegDst".
 - b. "RegDst". "RegWrite" e "PCWriteCond".
 - c. "PCWriteCond", "RegWrite" e "RegDst".
 - d. "RegDst", "PCWriteCond" e "RegWrite".





- 27. Para a primeira instrução do trecho de código apresentado na Figura 1, e supondo que os valores dos registos do CPU são os que se indicam na mesma figura, os sinais do datapath representados no seguinte diagrama temporal correspondem, pela ordem indicada, a:
 - a. "A". "InstRegister" e "PC".
 - b. "B", "PC" e "ALUOut".
 - c. "A", "PC" e "ALUOut".
 - d. Nenhuma das anteriores.




- 28. Face aos valores presentes no segmento de dados (tabela da esquerda) e nos registos, o número total de ciclos de relógio que demora a execução completa do trecho de código apresentado, numa implementação multicycle do MIPS, é (desde o instante inicial do instruction fetch da primeira instrução até ao momento em que vai iniciar-se o instruction fetch da instrução presente em "L2:"):

c. 6 ciclos de relógio.







1. Uma arquitectura do tipo Harvard é caracterizada por:

Teste 1

b. permitir o acesso a instruções e dados no mesmo ciclo de relogio

1000	10
parameter and the same	T
-	+
2 2	
3	×
The latest to th	Г
Santan Branch Branch	Н
8	_
	×
7 X	
To the last of the	
10 X	
The state of the s	100
12	
	ΧЦ
14 X	
	-
	1
12 1	
8 5 6 6	1
	4
27	4
12	
- N - 10 H	1
	_
20 ×	
21 /	
	1
	1
22	
24 X	
till had had had had	
THE RESERVE AND ADDRESS OF THE PERSON NAMED IN	

Teste 2

d permitir o acesso a instruções e dados no mesmo ciclo de relógio.

