

Organización, arquitectura y plataformas de sistemas embebidos

Objetivo:

El alumno identificará las arquitecturas actuales de sistemas embebidos con plataformas comerciales.

Objetivo:

El alumno aprenderá los fundamentos de una arquitectura de computadoras...

...digo, de un sistema embebido... sí, eso...

Temario:

1. Procesador
2. Mapa de memoria del sistema
3. Controlador de interrupciones
4. Temporizadores
5. Memoria volátil y no volátil. Direccinamientos
6. Bus serie universal
7. Interconexión de dispositivos
8. Secuencia de arranque en plataformas embebidas
9. Estudio de plataformas comerciales para sistemas embebidos (INTEL, ARM, etc.)


3. ICU

Controlador de Interrupciones

Interrupciones

Interrumpe el el flujo de ejecución de las instrucciones de un programa para que el procesador atienda la petición de la señal externa que la origina

- Enmascarables (ignorables)
- No enmascarables (no ignorables)



Interrupciones y prioridad

- Mononivel
- Multinivel

Interrupciones y prioridad

- Mononivel:
Todas las interrupciones tienen la misma prioridad.
- Multinivel

Interrupciones y prioridad

- Mononivel
- Multinivel:
El procesador soporta varios niveles de prioridad para las interrupciones. Las interrupciones de alta prioridad se atienden primero.

Interrupciones: Identificación

- Por tabla
- Por vector

Interrupciones: Identificación

- Por tabla:

El procesador busca en una tabla (registro de índices) qué interrupciones están activas y dónde está su rutina de control (ej. arquitectura ARM)



- Implementación por software
- Relativamente lento
- Económico

- Por vector

Interrupciones: Identificación

- Por tabla
- Por vector:
La UCI misma genera un vector o apuntador a memoria donde se localiza la rutina de control de la interrupción (ej. arquitectura x86).
 - Implementación por hardware (embebido)
 - Instantáneo
 - Costoso

Interrupciones: Identificación



Interrupciones: Desencadenamiento (*trigger*)

- Por valor (1 o 0)
- Por flanco (*edge*)

Interrupciones: Desencadenamiento (*trigger*)

- Por valor (1 o 0):

La interrupción se dispara cuando la señal de entrada cambia a bajo (0) o alto (1), según esté configurada, y permanece en este estado junto con la señal.

- Por flanco (*edge*)

Interrupciones: Desencadenamiento (*trigger*)

- Por valor (1 o 0)
- Por flanco (*edge*):


La interrupción se dispara cuando se produce un flanco o flecha en la señal. Es decir, el voltaje supera el umbral de cambio de alto o bajo.

 - Cambio a alto (rising edge)
 - Cambio a bajo (falling edge)
 - Ambos

Interruption Request

- La Interruption Request o IRQ: Mecanismo diseñado en las arquitecturas x86 para atender dispositivos.
- En ISA (16 bits) un IRQ es un alambre y a cada IRQ le corresponde un dispositivo.
- PCI (32 bits) utiliza un Mux para las IRQ. Los dispositivos pueden compartir IRQ.

ISA y PCI




IRQ y DMA

Direct Memory Allocation o DMA es una técnica que permite “saltarse” al CPU.

- Un dispositivo externo (Motherboard/Bios) atiende las interrupciones
- Los datos se escriben directamente en la RAM sin intervención del procesador.

Bridges



Más interrupciones

- Programmable Interrupt Controller
- Advanced Programmable Interrupt Controller
- USB



Barry, P. *Modern embedded computing: Designing connected, pervasive, media-rich systems*.
Elsevier. 2012 pp. 48–55

Temario:

1. Procesador
2. Mapa de memoria del sistema
3. Controlador de interrupciones
4. Temporizadores
5. Memoria volátil y no volátil. Direccinamientos
6. Bus serie universal
7. Interconexión de dispositivos
8. Secuencia de arranque en plataformas embebidas
9. Estudio de plataformas comerciales para sistemas embebidos (INTEL, ARM, etc.)

3. Timers

Temporizadores, alma del procesador o el secreto del multitasking

Timers

Un **temporizador** o *timer* en hardware es un **contador** en cuenta regresiva que activa una **interrupción** al llegar a cero y reinicia el conteo automáticamente.

Timers

Un temporizador o *timer* en hardware es un contador en cuenta regresiva que activa una interrupción al llegar a cero y reinicia el conteo automáticamente.

- Son esenciales en todas las computadoras.
- Un sistema operativo requiere de al menos un timer.
- También se les llama “reloj de pared”

Timers: Características

- *Free run/one shot*
- Dirección de conteo
- Rango
- Fuente

Timers: Características

- *Free run/one shot:*
 - *Reinicia al llegar a cero*
 - *Se detiene*
- Dirección de conteo
- Rango
- Fuente

Timers: Características

- *Free run/one shot*
- Dirección de conteo:
 - Incrementa
 - Decrementa
- Rango
- Fuente

Timers: Características

- *Free run/one shot*
- Dirección de conteo
- Rango:
 - Número de bits
- Fuente

Timers: Características

- *Free run/one shot*
- Dirección de conteo
- Rango
- Fuente:
 - Oscilador
 - Señal externa

XTAL

- La precisión se mide en *Parts per Million (PPM)*
 - 12 PPM es aproximadamente 1 segundo por día
 - En sistemas embebidos es importante que el cristal sea preciso
 - Más precisión, mayor costo
 - El oscilador usa batería, no siempre disponible en sistemas embebidos
 - Se recomienda NTP como respaldo

