Práctica No. 4: Construcción de Máquinas de Estados usando Memorias (Direccionamiento Entrada-Estado)

Objetivo

Familiarizar al alumno en el conocimiento de construcción de máquinas de estados usando el direccionamiento de memorias mediante el método de direccionamiento entrada-estado.

Carta ASM y Consideraciones de Diseño

Cada equipo deberá utilizar la carta ASM diseñada en clase (Figura 1), la cual cumple con las características y restricciones establecidas en esta sección. Este tipo de direccionamiento se restringe a cartas ASM con una sola entrada por estado, donde una porción de la palabra de memoria almacena la representación binaria de la entrada a probar (parte de prueba), las ligas siguientes (falsa y verdadera) y los campos de salidas (estándar y condicionales).




Figura 1: Carta ASM implementada para la práctica.

La carta ASM y su implementación deben cumplir con los siguientes requisitos:

1. **Estados:** la carta contiene al menos 8 estados definidos en la sesión de clase.
2. **Entradas:** la máquina considera 4 señales de entrada binarias administradas mediante un selector de entradas.
3. **Salidas:** la máquina cuenta con 4 señales de salida distribuidas de la siguiente manera:

- Dos salidas con lógica estándar.
- Dos salidas con lógica negada.

4. **Salidas condicionales:** se incluyen salidas condicionales (camino falso y camino verdadero).

Nota sobre la implementación: Para la resolución y construcción del sistema, los alumnos podrán optar por:

- **Opción A (Memoria):** Implementar el direccionamiento entrada-estado utilizando memorias y multiplexores (de entradas, de liga y de salidas), aprovechando la estructura de almacenamiento en tabla. En este caso, se debe calcular el tamaño exacto de la memoria necesaria empleando la fórmula Memoria $= 2^n \times m$.
- **Opción B (Lógica Combinacional):** Implementar la máquina mediante lógica combinacional y flip-flops utilizando mapas de Karnaugh.

En cualquiera de las dos opciones elegidas, los alumnos **deberán explicar y justificar detalladamente por qué seleccionaron dicho enfoque** en su análisis y reporte.

Instrucciones

La práctica se realiza en **equipos de dos personas**. El desarrollo debe seguir los siguientes pasos:

1. Analizar la carta ASM construida en clase y realizar la asignación binaria a los estados y a las entradas involucradas.
2. Determinar el tamaño de la memoria necesaria (o bien, obtener las tablas de verdad y mapas de Karnaugh correspondientes, justificando la opción elegida).
3. Obtener el contenido de memoria completo (para el método de entrada-estado) o las ecuaciones simplificadas de transición y salida.
4. Crear el proyecto en Quartus para la tarjeta DE10-Lite e implementar el código VHDL correspondiente a la arquitectura diseñada.
5. Asignar las entradas y salidas a los pines físicos de la tarjeta FPGA.
6. Compilar, programar la tarjeta y comprobar experimentalmente el funcionamiento correcto de los estados de la carta ASM.

Evidencia que debe incluir el reporte

ENTREGABLES

- **Carta ASM** construida en clase, detallando sus estados, entradas y salidas condicionales.
- **Cálculo del tamaño de la memoria y contenido de la memoria** (o en su defecto, los mapas de Karnaugh y ecuaciones simplificadas si se optó por lógica combinacional), incluyendo la **justificación detallada** del método seleccionado por el equipo.
- **Diagrama de bloques o esquemático** del circuito implementado (con memoria, registros y multiplexores o con lógica estándar según corresponda) OPCIONAL.
- **Video de demostración** del correcto funcionamiento de la carta ASM mostrando la transición de los estados en la FPGA (incluir la liga directa al video).
- **Fragmentos de código VHDL** con su respectiva explicación analítica: qué hace el bloque, por qué se estructuró de esa manera y cómo se relaciona con el diseño teórico.
- **Una conclusión individual por cada integrante** del equipo.

CONDICIONES DE ENTREGA

- La inclusión de una **portada con los datos del equipo**.
- La entrega es en **formato PDF**.
- **Ambos integrantes deben subir su reporte en PDF** en la asignación correspondiente de la plataforma.
- La fecha de entrega es la indicada en la plataforma.

Referencias

[1] J. Savage Carmona, G. Vázquez y N. E. Chávez Rodríguez, *Diseño de microprocesadores*. Ciudad de México, México: Facultad de Ingeniería, Universidad Nacional Autónoma de México, 2017.

[2] Manual del usuario de la tarjeta de desarrollo DE10-Lite, Terasic.