Nombre: Rafael Ortega de la Paz **No. de cuenta:** 420054085
Grupo: 03 **Fecha:** 20 de octubre de 2026

Previo de la Práctica No. 5: Direccionamiento Implícito

1. Concepto de direccionamiento implícito

En el direccionamiento implícito la memoria guarda, para cada estado, una sola dirección de salto (la **liga**). El otro estado siguiente no se almacena: se da por hecho que es el estado presente más uno. Por eso el registro de estado se sustituye por un **contador**: en cada flanco de reloj éste se incrementa (pasa de N a N+1) o carga el valor de la liga (salta a otro estado). La decisión la toman una variable de entrada, elegida por el campo de prueba, y el bit VF de la misma palabra.

El método entrada-estado guarda dos ligas por localidad (falsa y verdadera) y un selector de liga escoge una con el valor de la entrada; el implícito guarda una sola liga y un bit VF, lo que ahorra n − 1 bits por palabra. A cambio, la asignación binaria de los estados ya no es libre: en cada bifurcación uno de los dos estados siguientes debe ser el consecutivo (N+1). Si ambas ramas exigen salto, hay que reasignar los códigos o agregar un estado intermedio. En ambos se prueba una sola variable por estado.




Figura 1. Diagrama de bloques del direccionamiento implícito.

2. Mecanismo de selección: señal VF, INCREMENTA y CARGA

El campo VF (Verdadero/Falso) indica qué valor debe tener la entrada seleccionada Q para que se realice el salto. Si Q = VF se activa CARGA y la liga entra al contador; si Q ≠ VF se activa INCREMENTA. Así, **INCREMENTA = Q XOR VF** y **CARGA = Q XNOR VF**: son complementarias, de modo que basta una compuerta XOR y un inversor (Tabla 1). Para estados sin variable que probar se usa la entrada auxiliar Qx, de valor fijo: con VF = Qx el salto es incondicional y con VF ≠ Qx el contador siempre avanza.

VF	Q	INCREMENTA	CARGA	Estado siguiente
0	0	0	1	Liga
0	1	1	0	N + 1
1	0	1	0	N + 1
1	1	0	1	Liga

Tabla 1. Relación de VF y Q con las señales del contador.

3. Estructura del campo de memoria

Cada localidad contiene cuatro campos (Tabla 2 y Figura 1). Ejemplo: 10 | 1 | 010 | 11000 prueba Q2; si Q2 = 1 salta a 010, si no pasa a 001, y activa S1 y S2 [1].

Prueba	VF	Liga	Salidas
$\lceil \log_2 k \rceil$ bits: código de la entrada a probar (Qx, Q1, …)	1 bit: valor de Q que provoca el salto	n bits: dirección del estado de salto	s bits: una por cada salida del estado

Tabla 2. Formato de la palabra de memoria (k = número de entradas, incluida Qx).

4. Cálculo del tamaño de memoria

Memoria = 2^n × m, donde **n** es el número de bits de dirección, igual al número de bits con que se codifican los estados ($n = \lceil \log_2 E \rceil$ para E estados), por lo que hay 2^n localidades, una por estado; y **m** es el ancho de la palabra: m = bits de prueba + 1 (VF) + n (liga) + bits de salidas. Por ejemplo, con 8 estados, 4 entradas (incluida Qx) y 4 salidas: n = 3, m = 2 + 1 + 3 + 4 = 10, y la memoria es de $2^3 \times 10 = 80$ bits, contra $2^3 \times 12 = 96$ bits del método entrada-estado.

5. Variante con registro µPC e incrementador

En lugar del contador se usan un multiplexor 2:1, un registro de liga, un registro **µPC** y un **incrementador** combinacional (Figura 2). La dirección Y que sale del multiplexor direcciona la memoria y, al mismo tiempo, entra al incrementador; en el flanco de reloj el µPC guarda Y + 1, es decir, el estado presente más uno. La señal CARGA selecciona en el multiplexor la liga (salto) y su complemento selecciona el µPC (continúa).




Figura 2. Variante del direccionamiento implícito con µPC e incrementador.

Su importancia es que separa el cálculo de la dirección siguiente del registro que la guarda, así que al multiplexor se le pueden agregar más fuentes: registro de transformación (código de operación), vector de interrupciones o pila de subrutinas. Con esas extensiones se obtiene el **secuenciador**, base de la unidad de control microprogramada de un procesador: el µPC equivale al contador de programa y cada palabra de memoria pasa a ser una microinstrucción [1], [2].

Referencias

[1] J. Savage Carmona, G. Vázquez y N. E. Chávez Rodríguez, *Diseño de microprocesadores*. Ciudad de México, México: Facultad de Ingeniería, Universidad Nacional Autónoma de México, 2017.

[2] J. Savage Carmona, “Construcción de máquinas de estados usando memorias”, notas del curso *Arquitectura de Computadoras*, FI-UNAM, 2020. [En línea]. Disponible: https://biorobotics.fi-p.unam.mx