

Práctica No. 2: Diseño de máquinas de estado

Objetivo

Analizar, diseñar e implementar una máquina de estados finitos a partir de una carta ASM, identificando el funcionamiento de los flip-flops tipo D como elementos de memoria. Obtener las funciones de estado siguiente y de salida mediante el llenado de memoria y los mapas de Karnaugh, para posteriormente comprobar su funcionamiento utilizando la FPGA DE10-Lite.

Carta ASM




Figura 1: Carta ASM de la práctica.

Instrucciones

La práctica se realiza en **equipos de dos personas**. El desarrollo debe seguir los siguientes pasos:

1. Identificar los estados, entradas y salidas de la máquina.
2. Determinar el número de bits necesarios para representar los estados y proponer una codificación.
3. Obtener la tabla de transiciones (estado actual, entradas, estado siguiente y salidas).
4. Obtener los mapas de Karnaugh de cada entrada de los flip-flops tipo D y de cada señal de salida, y simplificar las funciones booleanas.
5. Dibujar el circuito resultante con flip-flops tipo D y la lógica de estado siguiente y de salidas.

6. Crear el proyecto en Quartus para la DE10-Lite e implementar la máquina en VHDL.
7. Asignar las entradas y salidas a los pines físicos de la tarjeta.
8. Compilar, programar la FPGA y comprobar experimentalmente las transiciones de la carta ASM.
9. Comparar el comportamiento de la FPGA con el análisis teórico.

Evidencia que debe incluir el reporte

ENTREGABLES ---

- **Tabla de transiciones** completa, con estado actual, entradas, estado siguiente y salidas.
- **Mapas de Karnaugh** de cada función, con los valores de la tabla, los grupos dibujados y la ecuación simplificada de cada mapa.
- **Circuito** con los flip-flops tipo D y la lógica combinacional asociada (Opcional).
- **Capturas** de la compilación, de la simulación y de las pruebas en la tarjeta.
- **Fragmentos de su código VHDL** con su correspondiente explicación: qué hace el bloque, por qué se escribió así y como se relaciona con el análisis. No basta con pegar el código completo sin explicación.
- **Una conclusión individual por cada integrante** del equipo.

CONDICIONES DE ENTREGA ---

- La inclusión de una **portada con los datos del equipo**.
- La entrega es en **formato PDF**.
- **Ambos integrantes deben subir su reporte en PDF** en la asignación correspondiente de la plataforma.
- La fecha de entrega es la indicada en la plataforma.

Referencias

- [1] J. Savage Carmona, G. Vázquez y N. E. Chávez Rodríguez, *Diseño de microprocesadores*. Ciudad de México, México: Facultad de Ingeniería, Universidad Nacional Autónoma de México, 2017.
- [2] Manual del usuario de la tarjeta de desarrollo DE10-Lite, Terasic.