

Laboratorio de Organización y Arquitectura de Computadoras

Práctica No. 2: Diseño de máquinas de estado

Direccionamiento por Trayectoria

01 de septiembre de 2026

Elaborado por	Revisado por	Autorizado por
Ing. Diana Karen Pérez Pérez	Ing. Alejandro Misael Fragoso Alarcon	M.C.I. Jorge Alberto Solano Gálvez

Objetivo

Analizar, diseñar e implementar una máquina de estados finitos a partir de una carta ASM, identificando el funcionamiento de los flip-flops tipo D como elementos de memoria. Obtener las funciones de estado siguiente y salida mediante el llenado de memoria y mapas de Karnaugh, para posteriormente comprobar su funcionamiento utilizando la FPGA DE10-Lite.

Duración

2 semanas.

Desarrollo

Parte I. Análisis y diseño de la máquina de estados.

A partir de la carta ASM proporcionada en la Figura 1:

1. Identifique los estados, entradas y salidas de la máquina.
2. Determine el número de bits necesarios para representar los estados y proponga una codificación.
3. Obtenga la tabla de transiciones, considerando el estado actual y las entradas del sistema.
4. Determine para cada combinación:
 - Estado actual.
 - Entradas.
 - Estado siguiente.
 - Salidas.
5. Obtenga los mapas de Karnaugh correspondientes a cada entrada de los flip-flops tipo D y a las señales de salida.
6. Simplifique las funciones booleanas.
7. Dibuje el circuito resultante utilizando:
 - Flip-flops tipo D.
 - Compuertas correspondientes a la lógica de estado siguiente.
 - Lógica correspondiente a las salidas.




Figura 1: Carta ASM.

Parte II. Implementación en Quartus y FPGA DE10-Lite.

Utilizando los resultados obtenidos en la Parte I:

1. Cree un proyecto en Quartus para la FPGA utilizada en la tarjeta DE10-Lite.
2. Elabore el diagrama de bloques correspondiente a la máquina de estados.
3. Implemente la máquina mediante VHDL.
4. Asigne las entradas y salidas del diseño a los recursos físicos de la DE10-Lite: entradas, salidas e interrupciones.
5. Compile el proyecto y corrija los posibles errores.
6. Programe la FPGA DE10-Lite.
7. Compruebe experimentalmente las transiciones indicadas en la carta ASM.
8. Compare el comportamiento obtenido en la FPGA con el llenado de memoria realizado en la Parte I.

Referencias

- [1] J. Savage Carmona, G. Vázquez y N. E. Chávez Rodríguez, *Diseño de microprocesadores*. Ciudad de México, México: Facultad de Ingeniería, Universidad Nacional Autónoma de México, 2017. visitado 31 de ago. de 2026. dirección: <http://profesores.fi-b.unam.mx/luist/archivos/MicroprocesadoresSavage.pdf>