Laboratorio de Organización y Arquitectura de Computadoras

Práctica No. 4: Construcción de Máquinas de Estados usando Memorias

Direccionamiento Entrada-Estado

24 de septiembre de 2025

Elaborado por:	**Revisado por:**	**Autorizado por:**
Ing. Diana Karen Pérez Pérez	Ing. Alejandro Misael Fragoso Alarcon Ing. Franco Ruiz Godoy	Dra. Rocío Alejandra Aldeco Pérez M.C.I. Jorge Alberto Solano Gálvez

Objetivo

Familiarizar al alumno en el conocimiento de construcción de máquinas de estados usando direccionamiento de memorias con el método de **direccionamiento entrada-estado**.

Duración

2 semanas.

Desarrollo

Con base en los apuntes del Dr. Jesús Savage Carmona en su libro **Diseño de Microprocesadores** [1] este tipo de direccionamiento se restringe a cartas ASM con **una sola entrada por estado**. Una nueva porción de la palabra de memoria contiene una representación binaria de la entrada a probar en cada estado, esta parte es llamada **la**

parte de prueba. Con esta representación binaria un selector de entrada elige una de las entradas o pruebas.

La parte de liga tiene dos estados siguientes, encogiéndose uno por el selector de liga, en base a la entrada seleccionada por la parte de prueba. La figura siguiente muestra el diagrama de bloques de este método.




Figura 1: Direccionamiento Entrada-Estado.

Conectando la liga del estado presente junto con las entradas se forma la dirección de memoria que contiene la dirección del estado siguiente. Esta dirección se guarda en un registro que está conectado a las líneas de dirección de la memoria, como se muestra en la figura anterior.

Concatenando la liga del estado presente junto con las entradas se forma la dirección de memoria que contiene la dirección del estado siguiente. Esta dirección se guarda en un registro que está conectado a las líneas de dirección de la memoria. La señal de reloj conectada a los registros es la que indica la velocidad de la máquina de estados.

Si el valor de la entrada seleccionada por el selector de entradas es igual a cero, entonces el selector de liga elegirá la liga falsa, en caso contrario se seleccionará la liga verdadera; este caso se muestra en la figura siguiente.




Figura 2: La liga falsa es el estado ESTK, mientras que la liga verdadera es el estado ESTI

Para manejar salidas condicionales es necesario modificar el diagrama de bloques del direccionamiento entrada-estado. Esta modificación consiste en tener dos campos de salidas: el campo de salidas falsas y el campo de salidas verdaderas. En el primero, están las salidas que se activan cuando la variable de entrada sensada vale cero, y en el segundo, están las salidas que se activan cuando la variable de entrada sensada vale uno.





Figura 3: Direccionamiento Entrada-Estado Modificado.

Como ejemplo se propone la siguiente carta ASM. Además, se muestra el contenido de la memoria para el estado ESTN.



			Salidas Falsas				Salidas Verdaderas			
Prueba	Liga Falsa	Liga Verdadera	S_1	S_2	S_3	S_4	S_1	S_2	S_3	S_4
Código Q1	ESTK	ESTI	1	0	0	1	0	1	1	1

Figura 4: Representación en la memoria del estado ESTN.

Tamaño de la memoria necesaria

Para implementar una máquina de estados mediante **direccionamiento Entrada-Estado**, es indispensable determinar el tamaño de la memoria requerida. Ahora que se limita a una entrada por estado, es importante realizar una asignación binaria a las entradas involucradas, pasando a ser parte de la palabra en el contenido en memoria, dejando unicamente el estado presente como parte de la dirección.

$$\boxed{\text{Memoria} = 2^n \times m}$$

Donde:

- n: número total de bits que forman la **dirección** (n = bits de estado).
- m: número de bits **almacenados** por localidad (m = bits de prueba +bits de liga falsa+ bits de liga verdadera + bits de salidas).

Ahora, cuando se busca trabajar con salidas condicionales, es necesario **incrementar la memoria** para considerar las salidas correspondientes tanto para la **liga falsa** y la **liga verdadera**.

$$\boxed{\text{Memoria} = 2^n \times m}$$

Donde:

- n: número total de bits que forman la **dirección** (n = bits de estado).
- m: número de bits **almacenados** por localidad (m = bits de prueba +bits de liga falsa+ bits de liga verdadera + bits de salidas falsas + bits de salidas verdaderas).

1. Diseñe una carta ASM con las siguientes características:

- Estados: 8 o más
- Entradas: 4 (No es necesario utilizar una entrada auxiliar)
- Salidas: 4
    - 2 con lógica estándar
    - 2 con lógica negada
- Colocar al menos 3 salidas condiciones como en la práctica anterior.

2. Encuentre el tamaño de la memoria necesaria y el contenido de memoria utilizando el direccionamiento entrada-estado. Recuerde que antes de construir la tabla se debe asignar a cada estado y entrada de la carta ASM una representación binaria. Así mismo, recuerde que para cada estado es necesario considerar el llenado de todos los estados que se puedan representar con los bits asignados para la representación de los estados.

3. Una vez que haya obtenido el contenido de memoria, implemente el direccionamiento entrada-estado utilizando el software de desarrollo Quartus y escriba el contenido de memoria obtenido.

4. Demuestre el correcto funcionamiento de su carta ASM cargando su código por equipos a su FPGA y mostrándola a la profesora en el laboratorio.

5. Simule su diseño para probar su funcionamiento. Recuerden que en sus simulaciones debe aparecer el contenido de la memoria además del estado presente.

Bibliografía

[1] Savage Carmona, J. (2017). *Diseño de microprocesadores*. Recuperado de: http://profesores.fi-b.unam.mx/luist/archivos/MicroprocesadoresSavage.pdf