Prácticas Arquitectura de Computadores

BLOQUE II

Cronograma

Bloque 2 – Procesadores segmentados

- Riesgos
 - Riesgos de Datos: adelantamientos y reordenamiento de código
 - Riesgos Estructurales
 - Riesgos de Control: desenrollado de Bucles

Guion 1: Riesgos de datos y estructurales

- Dependencias de datos
- Adelantamientos
- Reordenamiento
- Ganancia

Guion 2: Riesgos de datos y de control


- Estudio del flujo del programa
- Riesgos de control
- Desenrollado de bucles
- Desenrollado de bucles y reordenamiento de instrucciones
- Ganancia

Prueba de validación – 31/10/2022

Bloque II – Procesadores Segmentados

RIESGOS DE DATOS Y ESTRUCTURALES

Ruta de datos del DLX



DLX: Etapas en la ejecución de instrucciones

En el procesador DLX toda instrucción puede ser ejecutada en 5 ciclos de reloj, siguiendo estas etapas:

- **IF** (*Instruction Fetch*). → Captación de la instrucción
- **ID** (*Instruction Decode*). → Descodificación
- **EX** (*Execute*). → Ejecución
- **MEM** (*Memory Access*). → Acceso a memoria
- WB (Writeback). → Escritura de resultados

Etapa IF

- 1. Se lleva al registro IMAR (*Instruction Memory Address Register*) la dirección de la siguiente instrucción a procesar, alojada en el PC.
- 2. Se carga la instrucción en curso en el IR (*Instruction Register*).
- Se prepara el contador de programa para apuntar a la siguiente instrucción.

IMAR
$$\leftarrow$$
 PC

IR \leftarrow Mem[IMAR]

NPC \leftarrow PC + 4

Etapa ID

- 1. Se descodifica la instrucción previamente captada
- 2. Se cargan los diferentes campos en los registros especiales A, B e Imm.
- 3. Los saltos condicionales son calculados en esta etapa con el fin de reducir los riesgos de control

```
A \leftarrow Regs[IR6...10]

B \leftarrow Regs[IR11...15]

Imm \leftarrow ((IR16 )16 ## IR16...31)
```

Etapa EX

En esta etapa el trabajo realizado depende del tipo de instrucción:

- Acceso a memoria (cálculo de la dirección de carga o almacenamiento)

ALUOutput
$$\leftarrow$$
 A + Imm

- Aritmética Reg-Reg ALU (operación especificada por func)

- Aritmética Reg-Imm ALU (operación especificada por op)

- Salto (cálculo del PC destino y de la condición)

ALUOutput
$$\leftarrow$$
 NPC + Imm

Cond \leftarrow (A op 0)

Etapa MEM

En esta etapa el trabajo realizado depende del tipo de instrucción:

- Acceso a memoria: lectura en el registro LMD (Load Memory Data)

- Acceso a memoria: escritura del contenido del registro B

- Salto: carga de la dirección efectiva en el PC

```
if (cond)
  PC ← ALUOutput
else
  PC ← NPC
```

Etapa WB

En esta etapa el trabajo realizado depende del tipo de instrucción:

- Aritmética Reg-Reg ALU:

- Aritmética Reg-Imm ALU:

Regs[IR11...15]
$$\leftarrow$$
 ALUOutput

- Carga desde memoria (Load):

Regs[IR11...15]
$$\leftarrow$$
 LMD


Segmentación a nivel de Instrucción

¿Qué es la segmentación a nivel de instrucción?

- Dividir la ruta de datos del procesador en varias etapas, a fin de optimizar su rendimiento.
- De esta manera, varias instrucciones pueden coexistir en la ruta de datos del procesador, siempre que se encuentren en distintas etapas.

	Clock number								
Instruction number	1	2	3	4	5	6	7	8	9
Instruction i	IF	ID	EX	MEM	WB				
Instruction $i + 1$		IF	ID	EX	MEM	WB			
Instruction $i + 2$			IF	ID	EX	MEM	WB		
Instruction <i>i</i> + 3				IF	ID	EX	MEM	WB	
Instruction i + 4					IF	ID	EX	MEM	WB

Segmentación a nivel de Instrucción



¿Hay conflictos en el modelo?

PROBLEMAS


- 1. Las etapas ID y WB acceden al banco de registros simultáneamente.
- 2. Las etapas IF y MEM acceden a la memoria simultáneamente.

SOLUCIONES

- 1. El banco de registros se gestiona a doble ciclo (se escribe en la primera parte y se lee en la segunda).
- 2. Hay dos caches separadas (una de instrucciones y otra de datos).

Rutas datos segmentada del DLX

Los registros intermedios se funden en la etapa de *latch*. Se adelanta la carga del PC en saltos a la etapa de IF



Riesgos de la segmentación

Definición: se denominan riesgos (*Hazards*) a las situaciones que imposibilitan que la siguiente instrucción se ejecute en el ciclo predeterminado.


- Los riesgos reducen el rendimiento ideal de la máquina, provocando que el CPI > 1.
- Tipos de riesgos:
 - Estructurales
 - De datos
 - De control


Situación en la que dos o más instrucciones tratan de hacer uso de un único recurso hardware.

Casos más habituales:

- Máquinas con una sola memoria (conflictos en lectura de datos e instrucciones)
- Unidades funcionales multi-ciclo no segmentadas

Solución al riesgo estructural: Parada de la unidad durante una etapa (introducción de una burbuja) ⇒ Reducción del rendimiento





	Clock cycle number									
Instruction	1	2	3	4	5	6	7	8	9	10
Load instruction	IF	ID	EX	MEM	WB					
Instruction i + 1		IF	ID	EX	MEM	WB				
Instruction $i + 2$			IF	ID	EX	MEM	WB			
Instruction i + 3				stall	IF	ID	EX	MEM	WB	
Instruction i + 4						IF	ID	EX	MEM	WB
Instruction i + 5							IF	ID	EX	MEM
Instruction i + 6								IF	ID	EX

Riesgos de datos

Situación en la que dos instrucciones que comparten datos tienen problemas de sincronización.

Tipos:

- RAW (Read-After-Write, Lectura después de escritura):
 - · También conocida como "Dependencia".
- WAR (Write-After-Read, Escritura después de lectura):
 - También conocida como "Anti-Dependencia".
- WAW (Write-After-Write, Escritura después de escritura):
 - También conocida como "Dependencia de salida".

Dependencia (RAW)

Ocurre cuando una instrucción necesita leer un dato que otra instrucción previa aun no han producido.

```
ADD R1, R2, R3 IF ID EX MEM WB
SUB R4, R1, R5 IF ID EX MEM WB
```


En este caso la instrucción SUB necesita en R1 el valor generado por la instrucción ADD, pero este no está disponible hasta la etapa WB.

Ejemplo de dependencia de datos

- La primera instrucción (ADD) genera un resultado en R1.
- El resto de instrucciones necesitan R1 como dato.
- No lo pueden usar hasta que sea generado.

```
ADD R1, R2, R3
SUB R4, R1, R5
AND R6, R1, R7
OR R8, R1, R9
XOR R10, R1, R11
```

Ejemplo de dependencia de datos




Anticipación de datos

Solución:

 Anticipación de datos (Forwarding), también conocido como Adelantamiento.

Los datos se transfieren directamente desde la unidad que los produce hasta la unidad que los consume, sin pasar previamente por el banco de registros.

Anticipación de datos




Riesgos de datos inevitables

No todos los riesgos de datos se pueden evitar por adelantamiento:

```
LW R1, 0(R2)
SUB R4, R1, R5
AND R6, R1, R7
OR R8, R1, R9
```

Ahora, el dato de R1 no se produce en EX (como antes), sino al final de MEM

Riesgos de datos inevitables



Planificación estática: cambio de orden

El compilador cambia de orden las instrucciones:

Estático, antes de la ejecución.

	LW	Rb,b	LW	Rb,b
a = b + c; d = e - f;	LW	Rc.c	LW	Rc,c
	ADD	Ra,Rb,Rc	LW	Re,e
	sw	a,Ra	ADD	Ra,Rb,Rc
	LW	Re,e	LW	Rf,f
	LW	Rf.f	SW	a,Ra
	SUB	Rd,Re,Rf	SUB	Rd,Re,Rf
	sw	d,Rd	SW	d,Rd

Planificación estática: reordenamiento

Dependencias RAW:


• Auténticas: se tiene que producir el dato antes de poder usarlo:

Solución: reordenamiento


Bloque II – Procesadores Segmentados

WINDLX

Interfaz de WinDLX



Interfaz de WinDLX Comprobación de los registros




Interfaz de WinDLX Ventana Code

Visualización:

- Instrucciones
- Puntos de parada (breakpoints)


Instrucción está ejecutándose en una etapa determinada del pipeline:

- Un color característico de cada etapa
- Aparece una etiqueta de la etapa



Interfaz de WinDLX Ventana Code - Detalles

Doble clic sobre cualquier instrucción abre el panel de detalles de la derecha




Interfaz de WinDLX Ventana y menú Pipeline

Visualizan las etapas por las que pasan las instrucciones dentro de la estructura del pipeline del procesador.

El menú Pipeline:

- Display Floating point stages.
 - Activo:
 - Las etapas en coma flotante
 - Desactivado
 - Las cinco etapas básicas del pipeline del DLX




Interfaz de WinDLX Ventana y menú Clock Cicle Diagram

Visualizan las operaciones que se realizan en cada ciclo de reloj y en cada etapa.

Cada columna representa el estado del *pipeline en un ciclo de* reloj.

El estado actual del pipeline es representado en color gris en la columna situada en el extremo Derecho.



Interfaz de WinDLX Ventana y menú Clock Cicle Diagram


Las detenciones (stalls) son representadas en cajas coloreadas en el color asociado a la etapa detenida.

- R-Stall (*Read After Write Stall*). Una flecha en color rojo señala la instrucción que está produciendo la detención por causa de este tipo de riesgo de datos.
- **T-Stall (***Trap Stall***).** Esta detención sólo se produce ante una instrucción de TRAP. Esta permanece en la etapa IF hasta que no queden más instrucciones en el interior del pipeline.
- W-Stall (Write After Write Stall).
 - Una flecha roja señala la instrucción que causa la detención.
 - Este riesgo sólo se presenta en pipelines que escriben en los registros o en memoria en varias etapas.
 - El pipeline de DLX escribe sólo los registros en la etapa WB, evitando esta clase de riesgos para las instrucciones enteras, pero no con las operaciones en coma flotante, como veremos más adelante.
- S-Stall (Structural Stall). No existen suficientes recursos hardware para ejecutar la instrucción.
- Stall. Cuando una instrucción de coma flotante está en la etapa MEM, la próxima instrucción será detenida en la etapa intEX etiquetándola con la palabra Stall.

Interfaz de WinDLX Ventana y menú Clock Cicle Diagram

El menú Clock Cycle Diagram:

- Display Forwarding (Activo)
 - La etapa origen como la etapa destino del adelantamiento de datos son unidas con una flecha verde en el diagrama de ciclos de reloj.
- Display Cause of Stalls (Activo)
 - Si esta opción está activa, la instrucción que causa una detención por riegos de datos (RAW o WAW) es marcada con una flecha roja.




Interfaz de WinDLX Ventana y menú Statistics

La ventana *Statistics* es utilizada para visualizar estadísticas sobre la simulación que está siendo realizada.

Los datos son organizados en los siguiente grupos:

- Total
- Hardware configuration
- Stalls
- Conditional Branches.
- Load/Store-Instructions
- Floating point stages instructions
- Traps



Bloque II – Procesadores Segmentados

GUION 4: RIESGOS DE DATOS Y ESTRUCTURALES

Procesadores Segmentados

Configuración de unidades de punto flotante

Floating Point Stage Configuration				
	Count:	Delay:		
Addition Units: Multiplication Units: Division Units:	1	2 5 19		
Number of Units in each Class: 1 <= M <= 8, Delay (Clock Cycles): 1 <= N <= 50				
WARNING: If you change the values, the processor will be reset automatically!				
OK	Car	ncel		

Guion 1. Riesgos de datos y estructurales

1. Realizar un programa donde:

- Estén cargados 20 números de doble precisión
 - 3,2,1,4,8, 9,2,7,4,5, 3,2,8,4,5, 3,2,6,4,5
- Calcular el mínimo de todos ellos en el registro F6
- Ganancia
 - Número de ciclos en un procesador sin segmentar
 - Número de ciclos en un procesador segmentado
 - Con bypass
 - Sin bypass
 - Eliminar detenciones → Reordenando instrucciones
 - Número de ciclos
 - Ganancia frente a procesador sin segmentar
 - Ganancia frente a procesador segmentado con caminos de bypass

Guion 1. Riesgos de datos y estructurales

- 2. Realizar un programa donde:
 - Estén cargados 8 números enteros en memoria (posición 0000):
 1,2,3,4,5,6,7,8
 - Calcule la multiplicación de los números que ocupan la posición par (384) →
 R10
 - Calcule la multiplicación de los números que ocupan la posición impar (105)
 → R12,
 - Número de ciclos considerando bypass
 - Eliminar detenciones, usando reordenando instrucciones y considerando bypass
 - Número de ciclos
 - Informe
 - Detenciones debidas a riesgos de datos
 - Detenciones debidas a riesgos estructurales
 - Informe de eliminación de detenciones

Guion 1. Riesgos de datos y estructurales

- 3. Realizar un programa donde:
 - Se almacena la siguiente matriz de elementos de double

1	2	3	4
5	6	7	8
9	10	11	12
13	14	15	16

- Almacenar la suma de cada columna (f10-f12-f14-f16)
 - Número de ciclos
- Eliminar detenciones, usando reordenando instrucciones y considerando bypass
 - Número de ciclos
- Informe
 - Detenciones debidas a riesgos de datos
 - Detenciones debidas a riesgos estructurales
 - Informe de eliminación de detenciones

Bloque II – Procesadores Segmentados

GUION 2: RIESGOS DE DATOS Y DE CONTROL

Guion 2. Riesgos de datos y de control

- 1. Realizar un programa donde:
 - a) Estén cargados 12 números enteros en memoria (posición 0000): 1,2,3,4, 1,2,3,4
 - b) Calcule la multiplicación de los números que ocupan la posición par → R10 y calcule la multiplicación de los números que ocupan la posición impar → R12, usando reordenamiento de instrucciones y considerando bypass.
 - c) Informe
 - Número de ciclos
 - Detenciones debidas a riesgos de datos
 - Detenciones debidas a riesgos control
 - d) Realizar distintas versiones para aplicar la técnica de desenrollado de bucles donde en una iteración se realicen 2,3 y 4 operaciones.
 - Calcular número de ciclos para cada versión
 - Calcular la ganancia de cada versión del apartado d con la versión del programa realizada en c
 - Informe de eliminación de detenciones debidas a riesgos de control

Guion 2. Riesgos de datos y de control

- 2. Considerando el programa del guion 1, realizar distintas versiones para aplicar la técnica de reordenamiento de instrucciones para las versiones del apartado c.
 - Calcular número de ciclos para cada versión
 - Calcular la ganancia de cada versión del apartado d con la versión del programa realizada en c
 - Informe de eliminación de Detenciones debidas a Riesgos de Datos

Simulación de Validación Bloque II


```
N:
     .word 3,6,9,2,6,9,1,6,3,9
      .text 256
     addi R7, R0, N
     addi R3, R0, #10
bucle:
     lw R1, 0(R7)
     add R2, R1, R1
     sw 0(R7), R2
     addi R7, R7, #4
     subi R3, R3, #1
     bnez R3, bucle
```

.data 0


Bloque II – Procesadores Segmentados

CONFIGURACIÓN DE SALTOS Y TÉCNICAS PRÁCTICAS


DLX - Secuencial




DLX – Segmentación de las etapas




DLX – Adelantamiento de saltos




Riesgos de datos y de control – Situación inicial



Riesgos de datos y de control - Desenrrollado



Riesgos de datos y de control – Desenrrollado + Reordenado



Desenrrollado de bucles al compilar

```
#include <stdio.h>
                                int main() {
                                  int v[] = \{1, 2, 3, 4, 5, 6, 7, 8, 9, 10\};
                                  int suma = 0, i;
                                                                                                Con optimización
     Sin optimización
                                  for(i = 0; i < 10; i++) {
                                     suma += v[i];
                                   printf("%d\n", suma);
                                                                 for(i = 0; i < 10; i++) {
int suma = 0, i;
                                                                 67:
                                                                       48 89 e0
                                                                                                     rax, rsp
                                                                                              mov
                                                                       48 8d 4c 24 28
                                                                                                     rcx, [rsp+0x28]
                                                                 6a:
                                                                                              lea
for(i = 0; i < 10; i++) {
                                                                 int suma = 0, i;
      48 89 e0
                                       rax, rsp
                               mov
                                                                       ba 00 00 00 00
                                                                                                     edx,0x0
                                                                                              mov
      48 8d 4c 24 28
                                      rcx,[rsp+0x28]
                               lea
                                                                   suma += v[i];
int suma = 0, i;
                                                                                                     edx, DWORD PTR [rax]
                                                                 74:
                                                                       03 10
                                                                                              add
      ba 00 00 00 00
                                       edx,0x0
                               mov
                                                                                                     edx, DWORD PTR [rax+0x4]
                                                                 76:
                                                                       03 50 04
                                                                                              add
  suma += v[i];
                                                                       03 50 08
                                                                                                      edx, DWORD PTR [rax+0x8]
                                                                 79:
                                                                                              add
                                      edx, DWORD PTR [rax]
      03 10
                               add
                                                                                                     edx, DWORD PTR [rax+0xc]
                                                                 7c:
                                                                       03 50 0c
                                                                                              add
for(i = 0; i < 10; i++) {
                                                                       03 50 10
                                                                                                     edx, DWORD PTR [rax+0x10]
                                                                 7f:
                                                                                              add
                                                                 for(i = 0; i < 10; i++) {
      48 83 c0 04
                               add
                                      rax,0x4
                                                                 82:
                                                                       48 83 c0 14
                                                                                              add
                                                                                                     rax,0x14
      48 39 c8
                               cmp
                                       rax,rcx
                                                                 86:
                                                                       48 39 c8
                                                                                                     rax,rcx
                                                                                              cmp
      75 f5
                               jne
                                       74 <main+0x74>
                                                                                                     74 <main+0x74>
                                                                 89:
                                                                       75 e9
                                                                                              jne
```

67:

74:

76:

7a:

7d: