Capítulo 3 - Álgebra de proposições - Projetos de Circuitos

Objetivos

- Apresentar os conceitos básicos da álgebra de proposições;
- Mostrar as principais propriedades da álgebra de proposições;
- Estudar expressões e circuitos lógicos.

Álgebra de proposições

Em Matemática, chama-se *proposição* ao enunciado de uma verdade que se quer demonstrar, ou como usaremos: uma sentença que pode ser falsa (0), ou verdadeira (1), mas nunca ambos ao mesmo tempo.

- Correspondência entre as principais relações e portas lógicas

A conjunção determina que se duas proposições (p e q) forem verdadeiras (1), a conjunção de ambas também o será; basta que uma delas seja falsa (0), para que a conjunção (s) também o seja. A porta **AND** (E) implementa essa relação, pode ter duas (p, q), ou mais entradas, e a saída (s) assumirá o valor 1 se, e somente se, todas as entradas forem iguais a 1; caso uma, ou mais entradas sejam iguais a 0, a saída terá valor 0.

A disjunção determina que se duas proposições (p e q) forem falsas (0), a disjunção de ambas (s) também o será; basta que uma delas seja verdadeira (1), para que a disjunção também o seja. A porta **OR** (OU) implementa essa relação, pode ter duas (p, q), ou mais entradas, e a saída (s) assumirá o valor 0 se, e somente se, todas as entradas forem iguais a 0; caso uma, ou mais entradas forem iguais a 1, a saída terá valor 1.

A negação determina que se uma proposição (p) for falsa (0), a negação (s) será verdadeira (1), ou vice-versa. A porta **NOT** (NÃO) implementa essa relação, é também chamada de **INVERTER** (INVERSOR) e só tem uma entrada (p), e a saída assumirá o valor 1, se a entrada for igual a 0; senão, a saída terá valor 0.


Analogias com circuitos elétricos

O primeiro circuito a seguir (conjunção) determina que se duas chaves (p e q) forem fechadas (1), o resultado (s) será o de um circuito fechado com uma lâmpada acesa (1), por exemplo; basta que uma delas seja aberta (0), para que o circuito se abra, e a lâmpada apague (0). O circuito poderá ter duas (p, q), ou mais chaves, em série que a saída (s) terá o mesmo resultado (1) se, e somente se, todas as chaves forem fechadas (1); caso uma, ou mais chaves forem abertas (0), o resultado será um circuito aberto com a lâmpada apagada (0).


O segundo circuito a seguir (disjunção) determina que se duas chaves (p e q) forem abertas (0), o resultado (s) será o de um circuito aberto com uma lâmpada apagada (0), por exemplo; basta que uma delas seja fechada (1), para que o circuito se feche. O circuito poderá ter duas (p, q), ou mais chaves, em paralelo que a saída (s) terá o mesmo resultado (0), se, e somente se, todas as entradas forem abertas (0); caso uma, ou mais chaves forem fechadas (1), o resultado será um circuito fechado coma lâmpada acesa (1).

O terceiro circuito a seguir (negação) determina que se uma chave (p) for acionada (1), o resultado (s) será o de um circuito aberto com uma lâmpada apagada (0); caso contrário, o circuito permanecerá fechado, e a lâmpada se manterá acesa (1).


- Representações de circuitos



- Representações de relações lógicas



Diagramas de tempo para as portas lógicas



- Prioridade de conectivos

A ordem de avaliação de uma expressão envolvendo conectivos lógicos será da esquerda para a direita. Não há prioridades entre os conectivos. Entretanto, para manter compatibilidades com outros usos, se estabelecerá as seguintes prioridades dos conectivos, na ordem mostrada abaixo, sendo a primeira a mais alta quando aplicada imediatamente a um valor.

NÃO E OU

A ordem de avaliação poderá ser alterada por meio do uso de parênteses.

Exemplo:

Considerar a expressão : x + y' • z


A sua avaliação será feita seguindo a ordem de prioridade estabelecida:

negação de (y) : y'
conjunção com (z) : y' • z
disjunção com (x) : (y' • z) + x

A expressão também poderá ser representada na forma tabular (*tabela-verdade*):

n	хух	y'	(y' • z)	(y' • z) + x
0	000	1	0	0
1	001	1	1	1
2	010	0	0	0
3	011	0	0	0
4	100	1	0	1
5	101	1	1	1
6	110	0	0	1
7	111	0	0	1

A representação por um circuito lógico poderá ser a mostrada abaixo.



Se for desejado que a operação de disjunção ocorra antes da conjunção, será necessário o uso de parênteses, e o circuito será diferente.

$$(x + y') \cdot z$$

Se for desejado negar toda a expressão, também se usará parênteses, e essa ação será a última a ser avaliada. O circuito resultante será o mesmo acima com mais uma negação (inversor).

$$((x + y') \cdot z)'$$

termos	хух	mintermos	MAXTERMOS	y'	(y' • z)	(y' • z) + x
0	000	x'• y'• z'	X +Y +Z	1	0	0
1	001	x'• y'• z	X +Y +Z'	1	1	1 ←
2	010	x'• y • z'	X +Y'+Z	0	0	0
3	011	x'• y • z	X +Y'+Z'	0	0	0
4	100	x • y'• z'	X'+Y +Z	1	0	1 ←
5	101	x • y'• z	X'+Y +Z'	1	1	1 ←
6	110	x • y • z'	X'+Y'+Z	0	0	1 ←
7	111	x • y • z	X'+Y'+Z'	0	0	1 ←

A tabela-verdade também poderá ser expressa em função de seus termos:

Os termos cuja conjunções de seus valores, tomados na forma normal ou complementar, que resultarem em 1 na saída serão chamados de *mintermos*.

Uma função lógica poderá ser expressa de forma canônica por disjunções de seus mintermos (*Forma Normal Disjuntiva* ou DNF ou ainda *Soma de Produtos*), ou seja, todos aqueles termos que na *tabela-verdade* resultarem em saídas iguais a 1:

$$f(x,y,z) = SoP(1,4,5,6,7) = m_1 + m_4 + m_5 + m_6 + m_7$$

$$= (x' \cdot y' \cdot z) + (x \cdot y' \cdot z') + (x \cdot y' \cdot z) + (x \cdot y \cdot z') + (x \cdot y \cdot z)$$

Os termos cuja disjunções de seus valores, tomados na forma normal ou complementar, que resultarem em 0 na saída serão chamados de *MAXTERMOS*.

Uma função lógica poderá ser expressa de forma canônica por conjunções de seus MAXTERMOS (*Forma Normal Conjuntiva* ou CNF ou ainda *Produto de Somas*), ou seja, todos aqueles termos que na *tabela-verdade* resultarem em saídas iguais a 0:

$$F(X,Y,Z) = PoS(0,2,3) = M_0 \cdot M_2 \cdot M_3$$

= $(X+Y+Z) \cdot (X+Y'+Z) \cdot (X+Y'+Z')$

Exercício - Construir tabela e circuito para as proposições:

- a) $p + \overline{q}$
- b) $p \cdot q$
- c) $(p \cdot \overline{q}) + r$
- d) $\overline{(p \cdot q)}$
- e) $\overline{(p+q)}$
- f) $(p+\overline{r})(q+\overline{r})$

- Principais propriedades

Observação:

As regras de absorção são aplicadas, em geral, para se efetuar simplificações. Entretanto, se a precedência de operadores for estabelecida, a conjunção terá prioridade sobre a disjunção e as regras de absorção não se aplicarão.

Exemplo 1:

Considerar a expressão por mintermos:

cuja simplificação poderá usar as seguintes propriedades

$(x' \cdot y' \cdot z) + (x \cdot y' \cdot z') + (x \cdot y' \cdot z) + (x \cdot y \cdot z') + (x \cdot y \cdot z)$	
$(x' \cdot y' \cdot z) + ((x \cdot y') \cdot (z' + z)) + ((x \cdot y \cdot (z' + z))$	distributiva
$(x' \cdot y' \cdot z) + ((x \cdot y') \cdot (1)) + ((x \cdot y \cdot (1)))$	tautologia
$(x' \cdot y' \cdot z) + (x \cdot y') + (x \cdot y)$	identidade
$(x' \cdot y' \cdot z) + (x \cdot (y' + y))$	distributiva
$(x' \cdot y' \cdot z) + (x \cdot (1))$	tautologia
(x'• y'• z) + x	identidade
(x'• (y'• z)) + x	associativa
(y'• z) + x	absorção
x + (y'• z)	comutativa

Exemplo 2:

Considerar a expressão por MAXTERMOS:

$$F(X,Y,Z) = PoS(0,2,3) = M_0 \cdot M_2 \cdot M_3$$

= $(X+Y+Z) \cdot (X+Y'+Z) \cdot (X+Y'+Z')$

cuja simplificação poderá usar as seguintes propriedades

$(X+Y+Z) \cdot (X+Y'+Z) \cdot (X + Y'+Z')$	
$(X+Y+Z) \cdot (X+Y'+Z) \cdot (X+Y'+Z) \cdot (X+Y'+Z')$	idempotência
$((X+Y+Z) \cdot (X+Y'+Z)) \cdot ((X+Y'+Z) \cdot (X+Y'+Z'))$	associativa
$((X+Z+Y) \cdot (X+Z+Y')) \cdot ((X+Y'+Z) \cdot (X+Y'+Z'))$	comutativa
$((X+Z) \bullet (Y+Y')) \bullet ((X+Y') \bullet (Z+Z'))$	distributiva
$((X+Z) \cdot (1)) \cdot ((X+Y') \cdot (1))$	tautogia
(X+Z) • (X+Y')	identidade
$((X+Z) \cdot X) + ((X+Z) \cdot Y')$	distributiva
$X \cdot X + Z \cdot X + X \cdot Y' + Z \cdot Y'$	distributiva
$X + Z \cdot X + X \cdot Y' + Z \cdot Y'$	idempotência
X•1 + Z•X + X•Y' + Z•Y'	identidade
$X \cdot (1 + Z \cdot X) + X \cdot Y' + Z \cdot Y'$	distributiva
X•(1) + X•Y' + Z•Y'	identidade
$X \cdot (1 + X \cdot Y') + Z \cdot Y'$	distributiva
X•(1) + Z•Y'	identidade
X•1 + (Z•Y')	identidade
X + (Y'• Z)	comutativa

Nota:

Observar que a expressão final é a mesma obtida no exemplo anterior.


As expressões por mintermos ou por MAXTERMOS são equivalentes e, portanto, poderão ser usadas uma em lugar da outra (Princípio da Dualidade).

Exercício - Simplificar pelas propriedades da álgebra:

- a) (p q')'
- b) (p' + q)'
- c) $((p \cdot q)' + (q \cdot p)')'$
- d) $(p \cdot q) + (p'. (p + q'))$
- e) $(p + q)' \cdot (p \cdot q)$
- f) $(p \cdot q) \cdot (p'+q')' + r$

- Outras relações lógicas importantes

É comum usar as negações das portas principais e definir outras relações lógicas:




Além delas, também se pode definir:

рq	p→q	= (p' + q) (p im	plica q) p⇔q	$= (p \rightarrow q) \cdot (q \rightarrow p)$	(p equivale a q)
0 0	1	(se p então q) ou (q, se p) o	ou 1	(se p então q, e se	q então p) ou
0 1	1	(q, dado p) ou	0	(q é condição neces	ssária
1 0	0	(p é condição suficiente par	ra q) ou 0	e suficiente para p)
1 1	1	(q é condição necessária p	ara p) 1		


A prioridade dessas últimas relações normalmente é inferior às das anteriores.

- Universalidade das portas NAND e NOR

A universalidade das portas NAND e NOR permite que todas as funções lógicas básicas possam ser substituídas por composições equivalentes, como se mostrará a seguir.



- Analogias com transistores (CMOS)




Projeto de circuitos lógicos

A síntese de circuitos lógicos pode ser executada em cinco níveis:

Nível	Atividades
Sistema	- especificação de requisitos
	- particionamento
Algoritmo	- especificação de comportamento
	- concorrência
	- complexidade
	- representação de dados
Arquitetura	- representação de dados
	- sinais e controle
	- paralelismo e <i>pipelining</i>
	- data paths
Lógico	- circuitos
	- otimizações em portas e transistores
	- mapeamento em bibliotecas
Físico	- otimização lógica
	- planejamento de <i>layout</i>
	- fabricação e encapsulamento

Aplicações aritméticas de expressões e circuitos lógicos

Dado o circuito lógico:




As relações abaixo descrevem os sinais de saída em função dos sinais de entrada:

$$s0 = s2 \cdot s3 = s2 \cdot s4' = (x + y) \cdot (x \cdot y)'$$
 (a)
 $s1 = s4 = x \cdot y$ (b)
 $s2 = x + y$
 $s3 = s4'$
 $s4 = x \cdot y$

A partir das relações (a) e (b) pode-se construir a tabela-verdade:

ху	x+y	s1=x•y	(x•y)'	s0=(x+y)•(x•y)'
0 0	0	0	1	0
0 1	1	0	1	1
10	1	0	1	1
11	1	1	0	0

e os diagramas (or árvores) de decisão (BDDs – Binary Decision Diagrams):









O resultado também poderá ser apresentado de outra forma:

x + y =	s1 s0
0 + 0 =	0 0
0 + 1 =	0 1
1 + 0 =	0 1
1 + 1 =	1 0

ou seja, o circuito é o responsável por uma soma binária de dois dígitos binários (bits), e é chamado de circuito de **meia-soma** (half-adder). Para se operar três ou mais bits, vários desses serão combinados em cascata para formar um circuito de **soma-completa** (descrito mais adiante).

A equação da saída (s0) do circuito poderá ser simplificada pelas propriedades da álgebra:

$$\begin{array}{lll} (x+y) \bullet (x \bullet y)' & \text{Propriedades} \\ (x+y) \bullet (x'+y') & -\text{De Morgan} \\ x \bullet x' + y \bullet x' + x \bullet y' + y \bullet y' & -\text{Distributiva} \\ 0 + y \bullet x' + x \bullet y' + 0 & -\text{Complementar} \\ (0 + y \bullet x') + (x \bullet y' + 0) & -\text{Associativa} \\ y \bullet x' + x \bullet y' & -\text{Identidade} \\ x' \bullet y + x \bullet y' & -\text{Comutativa} \end{array}$$

A relação obtida também serve para descrever uma outra porta lógica - **OU exclusivo** (XOR) - cuja representação encontra-se abaixo:

Porta OU-exclusivo (XOR)



Antivalência (Diferença)

Χ	У	$x \oplus y$	mintermos	MAXTERMOS	Ν
0	0	0	0	(X'+Y')	0
0	1	1	(x'•y)	1	1
1	0	1	(x•y')	1	2
1	1	0	0	(X + Y)	3


Essa relação poderá ser definida por uma soma dos produtos (SoP):

$$0 + (x' \cdot y) + (x \cdot y') + 0 = (x' \cdot y) + (x \cdot y') = \sum_{i=1}^{n} (1, 2)$$


ou definida por um produto das somas (PoS):

$$(X'+Y') \bullet 1 \bullet 1 \bullet (X+Y) = (X' \bullet X) + (X' \bullet Y) + (Y' \bullet X) + (Y' \bullet Y) = (X' \bullet Y) + (Y' \bullet X) = \prod_{i=1}^{n} (0, 3)$$

O circuito de *meia-soma* poderá ser refeito com a porta XOR :



O circuito de **soma-completa** (full-adder), para somar 3 bits, também poderá ser feito com essa porta:



As relações expressas pelo circuito de **soma-completa** poderão ser encontradas abaixo:

vai-um	+ X -	١у	s1	s0	mintermos	MAXTERMOS	Ν
0	0	0	0	0	(v'•x'•y')	(V + X + Y)	0
0	0	1	0	1	(v'•x'•y)	(V + X + Y')	1
0	1	0	0	1	(v'•x •y')	(V + X' + Y)	2
0	1	1	1	0	(v'•x •y)	(V + X' + Y')	3
1	0	0	0	1	(v •x'•y')	(V' + X + Y)	4
1	0	1	1	0	(v •x'•y)	(V' + X + Y')	5
1	1	0	1	0	(v •x •y')	(V' + X' + Y)	6
1	1	1	1	1	(v •x •y)	(V' + X' + Y')	7

A relação (s0) poderá ser definida por uma soma dos produtos (SoP):

$$(v' \cdot x' \cdot y) + (v' \cdot x \cdot y') + (v \cdot x' \cdot y') + (v \cdot x \cdot y) = \sum (1, 2, 4, 7)$$

ou definida por um produto das somas (PoS):

$$(V + X + Y) \cdot (V + X' + Y') \cdot (V' + X + Y') \cdot (V' + X' + Y') = \prod_{i=1}^{n} (0, 3, 5, 6)$$

A relação (s1) também poderá ser definida por uma soma dos produtos (SoP):

$$(v' \cdot x \cdot y) + (v \cdot x' \cdot y) + (v \cdot x \cdot y') + (v \cdot x \cdot y) = \sum_{i=1}^{n} (3, 5, 6, 7)$$

ou definida por um produto das somas (PoS):

$$(V + X + Y) \cdot (V + X + Y') \cdot (V + X' + Y) \cdot (V' + X + Y) = \prod_{i=1}^{n} (0, 1, 2, 4)$$

O diagrama de blocos abaixo resume esse circuito:



A diferença entre dois *bits* também pode ser projetada de modo semelhante.

Χ	- y	d	٧	mintermos	MAXTERMOS	Ν
0	0	0	0	(x' • y')	(X + Y)	0
0	1	1	1	(x' • y)	(X + Y')	1
1	0	1	0	(x • y')	(X'+Y)	2
1	1	0	0	(x • y)	(X' + Y')	3

A diferença (d) poderá ser definida por uma soma dos produtos (SoP):

$$(x' \cdot y) + (x \cdot y') = \sum (1, 2)$$


ou definida por um produto das somas (PoS):

$$(X+Y) \cdot (X'+Y') = \prod_{i=1}^{n} (0, 3)$$

A necessidade de empréstimo ("vem-um") poderá ser expressa pela relação:

$$(x' \cdot y) = v$$

O circuito de *meia-diferença* (half-difference) é mostrado a seguir:



O circuito de diferença-completa (x-y-empréstimo) (full-difference) terá a definição abaixo:

х -	- y -	- vem-um	s1	s0	mintermos	MAXTERMOS	Ν
0	0	0	0	0	(x'•y'•v')	(X + Y + V)	0
0	0	1	1	1	(x'•y'•v)	(X + Y + V')	1
0	1	0	1	1	(x'•y •v')	(X + Y' + V)	2
0	1	1	1	0	(x'•y •v)	(X + Y' + V')	3
1	0	0	0	1	(x •y'•v')	(X' + Y + V)	4
1	0	1	0	0	(x •y'•v)	(X' + Y + V')	5
1	1	0	0	0	(x •y •v')	(X' + Y' + V)	6
1	1	1	1	1	(x •y •v)	(X' + Y' + V')	7

A relação (s0) também poderá ser definida pela soma dos produtos (SoP):

$$(x' \cdot y' \cdot v) + (x' \cdot y \cdot v') + (x \cdot y' \cdot v') + (x \cdot y \cdot v) = \sum m(1, 2, 4, 7)$$

ou ainda definida pelo produto das somas (PoS):

$$(X + Y + V) \cdot (X + Y' + V') \cdot (X' + Y + V') \cdot (X' + Y' + V) = \prod M(0, 3, 5, 6)$$


A relação (s1) poderá ser definida pela soma dos produtos (SoP):

$$(x' \cdot y' \cdot v) + (x' \cdot y \cdot v') + (x' \cdot y \cdot v) + (x \cdot y \cdot v) = \sum m(1, 2, 3, 7)$$

ou definida por um produto das somas (PoS):

$$(X + Y + V) \bullet (X' + Y + V) \bullet (X' + Y + V') \bullet (X' + Y' + V) = \prod M(0, 4, 5, 6)$$

O circuito equivalente é mostrado abaixo.



O diagrama de blocos descrito a seguir resume esse circuito:



Equivalências em lógica exclusiva

Axiomas p⊕0=p	Complementares $(p \oplus q) = (p \ q) + (p \ q)$	Associativa $(p \oplus q) \oplus r = p \oplus (q \oplus r)$
p ⊕ p=0	$(p \oplus q)=(p+q)(p+q)$	$p \oplus q \oplus p=q$
$p \oplus 1 = \stackrel{-}{p}$	$(p \oplus q) = (p+q) \overline{(p \cdot q)}$	Comutativa
$p \oplus p = 1$	$(p \oplus q) = \overline{(p \cdot q)} (p+q)$	$p \oplus q = q \oplus p$
	Complementares	_
$p \oplus q = p \oplus q$	$p \oplus (p q) = p+q$	$p \oplus (p \ q) = p q$
$\overline{(p \oplus q)} = \overline{p} \oplus q$	$p \oplus (p+q) = p q$	$p \oplus (p+q) = p q$
$\overline{(p \oplus q)} = p \oplus \overline{q}$	$p+(p \oplus q)=p+q$	$p (p \oplus q) = p q$

Exercício – Verificar pelas equivalências em lógica exclusiva:


a)
$$(p \stackrel{-}{q})+(\stackrel{-}{p} q) = (p \stackrel{-}{q}) \oplus (\stackrel{-}{p} q)$$

b) (p+q)
$$(p+q) = (p+q) = (p+q)$$


c) (p+q)
$$\overline{(p \cdot q)} = (p \oplus q) \overline{(p \cdot q)}$$

A relação complementar à relação XOR é chamada XNOR (ou também NEXOR) e descreve uma outra porta lógica cuja representação encontra-se abaixo:


Porta XNOR (NEXOR)




Porta XOR com NAND




Porta XNOR com NAND



Porta XOR com NOR




Porta XNOR com NOR



Operações aritméticas em paralelo

Um circuito para a adição de dois pares de *bits* poderia operar em paralelo:




Um circuito para a subtração de dois pares de *bits* também pode usar o esquema acima. Entretanto, se for desejado otimizar os recursos envolvidos, a base do circuito de adição também poderá realizar a soma algébrica através da implementação da regra para a operação de soma utilizando o complemento de 2. Nesse caso, a saída de cada bloco implementará a relação:

$$s = x + inverso(y) + "vai-um"$$

para prover a soma adicional de uma unidade ao **bit** mais à direita (bit_0), a entrada em (0) do primeiro bloco à direita deverá alterada para (1). Esse valor poderá ser fornecido por uma linha adicional de controle (sub) que também servirá para tomar os inversos dos valores dos subtraendos (y_i), os valores dos minuendos (x_i) deverão ser tomados sem outras alterações.

O circuito abaixo ilustra essas modificações.



Códigos de condição (flags)

É conveniente observar que o circuito de soma algébrica (anterior) não considera as verificações de códigos de condições (*flags*) como:

- a possibilidade de ocorrência de erro por transbordamento de representação (overflow),
- ocorrência de resultado nulo (zero flag) e
- "vai-um" (carry flag).


A situação de transbordamento (overflow), por exemplo, poderá ocorrer:

- na adição, quando os bits mais significativos (MSB) dos operandos (x, y) forem ambos iguais a 0 e o do resultado (s) for 1;
- na subtração, quando o bit mais significativo (MSB) do primeiro operando (x) for positivo, o do segundo operando (y) for negativo e o do resultado (s) também for negativo.


A tabela abaixo resume algumas das condições para ocorrência de transbordamento (overflow):

$X_{ m MSB}$	y_{MSB}	operação	S _{MSB}	overflow
0	0	0= soma	1	1
0	1	1=subtração	1	1

O circuito mostrado abaixo implementa essas condições para verificação de overflow.




A ocorrência de resultado nulo (*zero flag*) possui várias aplicações práticas como a verificação de testes ou o controle de repetições. Para implementar essa verificação basta testar se todos os bits do resultado são iguais a zero, como indicado no circuito abaixo.




Simplificação por agregação de produtos adjacentes (mapas de Veitch-Karnaugh)

Expressões do tipo X•Y+X•Y' podem ser simplificadas pelos mapas de Veitch-Karnaugh.



Exemplo 1: Simplificar a expressão abaixo.



Exemplo 2: Simplificar as expressões abaixo.

$$s_{21} = a'b'c' + a'b'c + a'b c' + a b c'$$

$$a b c 00 01 11 10$$

$$0 1 1 0 1$$

$$1 0 0 0 1$$

$$s_{21} = (a'b')(c' + c) + (b c')(a' + a) = (a'b') + (b c')$$

$$s_{22} = a'b'c' + a'b'c + a b'c' + a b'c + a'b c' + a b c'$$

$$a b c 00 01 11 10$$


$$0 1 1 0 1$$

$$s_{22} = (a'b')(c' + c) + (a b')(c' + c) + (b c')(a' + a)$$

$$1 1 0 1 0 1$$

$$= (a'b') + (a b') + (b c') = b'(a' + a) + (b c') = b' + (b c')$$

Exemplo 3: Simplificar as expressões abaixo.



Resumo dos mapas de Veitch-Karnaugh dependendo do número de variáveis:

a\b	0	1
0	(00)	(01)
1	(02)	(03)

2 variáveis

a∖bc	00 01		11	10	
00	(00)	(01)	(03)	(02)	
01	(04)	(05)	(07)	(06)	

3 variáveis

ab\cd	00	01	11	10
00	(00)	(01)	(03)	(02)
01	(04)	(05)	(07)	(06)
11	(12)	(13)	(15)	(14)
10	(08)	(09)	(11)	(10)

4 variáveis

ab\cde	000	001	011	010	110	111	101	100
00	(00)	(01)	(03)	(02)	(06)	(07)	(05)	(04)
01	(08)	(09)	(11)	(10)	(14)	(15)	(13)	(12)
11	(24)	(25)	(27)	(26)	(30)	(31)	(29)	(28)
10	(16)	(17)	(19)	(18)	(22)	(23)	(21)	(20)

5 variáveis

abc\def	000	001	011	010	110	111	101	100
000	(00)	(01)	(03)	(02)	(06)	(07)	(05)	(04)
001	(80)	(09)	(11)	(10)	(14)	(15)	(13)	(12)
011	(24)	(25)	(27)	(26)	(30)	(31)	(29)	(28)
010	(16)	(17)	(19)	(18)	(22)	(23)	(21)	(20)
110	(48)	(49)	(51)	(50)	(54)	(55)	(53)	(52)
111	(56)	(57)	(59)	(58)	(62)	(63)	(61)	(60)
101	(40)	(41)	(43)	(42)	(46)	(47)	(45)	(44)
100	(32)	(33)	(35)	(34)	(38)	(39)	(37)	(36)

6 variáveis

Simplificação pela lógica de Reed-Müller

Expressões do tipo X'•Y+X•Y' podem ser simplificadas pela lógica de Reed-Müller.

Exemplo 1: Simplificar a configuração abaixo.

\ab 00 01 11 10
$$0 = (a'b) + (a b') = a xor b$$

De outro modo, trocando as colunas:

\ab 00 01 10 11
$$0 = (a'b) + (a b') = a xor b$$

Exemplo 2: Simplificar a configuração abaixo.

c\ab 00 01 11 10
0 0 1 0 1
$$s_{21} = (a'b) c' + (a b') c' + (a'b') c + (a b) c$$

1 0 1 0 = a xor b xor c

De outro modo, trocando as colunas:

Exemplo 3: Simplificar a configuração abaixo.

De outro modo, trocando as colunas e as linhas11 e 10:

Exemplo 4: Simplificar a configuração abaixo.

cd\ab	00	01	11	10	
00	0	1	0	1	$S_{42} = (a'b c'd') + (a b'c'd') + (a'b c'd) + (a b'c'd)$
01	0	1	0	1	+(a'b c d)+(a b'c d) + (a'b'c d')+(a b'c d')
11	0	1	0	1	= a xor b
10	0	1	0	1	

De outro modo, trocando as colunas e as linhas11 e 10:

cd\ab	00	01	10	11	
00	0	1	1	0	s ₄₂ = (a'b)+(a b')
01	0	1	1	0	= a xor b
10	0	1	1	0	
11	0	1	1	0	

Exemplo 5: Simplificar a configuração abaixo.

De outro modo, trocando as colunas e as linhas11 e 10:

Exemplo 6: Simplificar a configuração abaixo.

De outro modo, trocando as colunas e as linhas11 e 10:

Simplificação pelo método de Quine-McCluskey

Mapas de Veitch-Karnaugh podem ser aplicados para até 5 ou 6 variáveis, mas para um número maior outros métodos deverão ser aplicados. Um método que pode ser implementado de maneira sistemática é o de Quine-McCluskey, o qual pode ser resumido pelos seguintes passos:

- produzir uma expansão de uma função na forma de soma de produtos (SoP);
- reduzir ao máximo os termos do tipo X•Y+X•Y';
- identificar um conjunto mínimo de fatores primos implicantes equivalente à função.

Exemplo:

Dada a função abaixo, identificar um conjunto de fatores *primos implicantes*.

$$f(a, b, c, d) = \sum m(0, 1, 2, 5, 6, 7, 8, 9, 10, 14)$$

1º passo: Identificar os grupos que possuem a mesma quantidade de 1's:

N	а	b	С	d	f (a,b,c,d)
0	0	0	0	0	1
1	0	0	0	1	1
2	0	0	1	0	1
3	0	0	1	1	0
4	0	1	0	0	0
5	0	1	0	1	1
6	0	1	1	0	1
7	0	1	1	1	1
8	1	0	0	0	1
9	1	0	0	1	1
10	1	0	1	0	1
11	1	0	1	1	0
12	1	1	0	0	0
13	1	1	0	1	0
14	1	1	1	0	1
15	1	1	1	1	0

			1
Termos	N	Grupos	
0000	0	0000	0 bit em 1
0001			
0010	1	0001	1 bit em 1
	2	0010	
	8	1000	
0101			
0110	5	0101	2 bits em 1
0111	6	0110	
1000	9	1001	
1001	10	1010	
1010	·		
	7	0111	3 bits em 1
	14	1110	
1110			

2º passo: Agrupar os termos com os mesmos bits de diferença:

N	Grupos		Grupos I	1 bit		Grupos II	2 bits	OBS.:
0	0000	#	0, 1	000X	#	0, 1, 8, 9	X00X	
			0, 2	0 0 X 0	#	0, 2, 8, 10	X 0 X 0	
1	0001	#	0, 8	X 0 0 0	#	0, 8, 1, 9		repetido
2	0010	#				0, 8, 2, 10		repetido
8	1000	#	1, 5	0 X 0 1				
			1, 9	X 0 0 1	#	2, 6, 10, 14	X X 1 0	
5	0101	#	2, 6	0 X 1 0	#	2, 10, 6, 14		repetido
6	0110	#	2, 10	X 0 1 0	#			
9	1001	#	8, 9	100X	#			
10	1010	#	8, 10	10X0	#			
7	0111	#	5, 7	01X1				
14	1110	#	6, 7	011X				
			6, 14	X110	#			
			10, 14	1 X 1 0	#			

3º passo: Agrupar Identificar os termos não utilizados em algum agrupamento:

$$f(a, b, c, d) = (1,5) + (5,7) + (6,7) + (0,1,8,9) + (0,2,8,10) + (2,6,10,14)$$
$$= a'c'd + a'b d + a' b c + b'c' + b'd' + c d'$$

4º passo: Montar a tabela de primos implicantes (não cobertos por outros termos):

primos	mintermos	0	1	2	5	6	7	8	9	10	14
0, 1, 8, 9	b' c'	Χ	Χ					Χ	Χ		
0, 2, 8, 10	b' d'	Χ		Χ				Χ		Χ	
2, 6, 10, 14	c ď			Χ		Χ				Χ	Χ
1, 5	a' c' d		Χ		Χ						
5, 7	a' b d				Χ		Χ				
6, 7	a'bc					Χ	Χ				

5º passo: Identificar os mintermos cobertos por apenas um único conjunto de primos:

primos	mintermos	0	1	2	5	6	7	8	9	10	14
0, 1, 8, 9	b' c'	Χ	Χ					Χ	Χ		
0, 2, 8, 10	b' d'	Χ		Χ				Χ		Χ	
2, 6, 10, 14	c ď			Χ		Χ				Χ	Χ
1, 5	a' c' d		Χ		Χ						
5, 7	a' b d				Χ		Χ				
6, 7	a'bc					Χ	Χ				

Há dois mintermos **essenciais** que satisfazem a condição: (b'c') e (cd') e, por isso, devem estar presentes na resposta: $(a,b,c,d) = (b'c') + (cd') + \dots$

6º passo: Eliminar todos os termos redundantes cobertos por esses:

primos	mintermos		0	1	2	5	6	7	8	9	10	14
0, 1, 8, 9	b' c'	#	*	X					*	X		
0, 2, 8, 10	b' d'		X		*				X		X	
2, 6, 10, 14	c ď	#			*		*				X	X
1, 5	a' c' d			X		Χ						
5, 7	a' b d					Χ		Χ				
6, 7	a' b c						X	Χ				

7º passo: Escolher outros mintermos que possam eliminar redundâncias:

primos	mintermos		0	1	2	5	6	7	8	9	10	14
0, 1, 8, 9	b' c'											
0, 2, 8, 10	b' d'											
2, 6, 10, 14	c ď											
1, 5	a' c' d					X						
5, 7	a' b d	#				-X -		-X				
6, 7	a' b c							X				

A função equivalente será dada por:

$$f(a,b,c,d) = (b'c') + (cd') + (a'bd)$$

Um inconveniente deve ser indicado: devido ao crescimento exponencial do número de combinações, a solução encontrada pelo método de Quine-McCluskey pode não ser única.

Uma maneira de demonstrar a afirmação anterior é aplicando o método de Petrick:

1º passo: Eliminar as linhas com os mintermos essenciais e colunas correspondentes:

primos	mintermos		0	1	2	5	6	7	8	9	10	14
0, 1, 8, 9	b' c'	#	*	Ж					X	X		
0, 2, 8, 10	b' d'		X		*				X		Х	
2, 6, 10, 14	c ď	#			*		*				X	X
1, 5	a' c' d			X		Χ						
5, 7	a' b d					Χ		Χ				
6, 7	a'bc						X	Χ				

2º passo: Rotular as linhas restantes:

primos	mintermos		0	1	2	5	6	7	8	9	10	14
1, 5	a' c' d	K				Χ						
5, 7	a' b d	L				Χ		Χ				
6, 7	a'bc	М						Χ				

3º passo: Construir a soma de produtos das linhas adicionando as colunas:

$$(K + L) \cdot (L + M)$$

 4° passo: Simplificar a soma de produtos (X + XY = X):

$$K.L + L.L + K.M + L.M = K.L + L + K.M + L.M = L + K.M$$

5º passo: Escolher as soluções com as menores quantidades de termos:

$$L + K.M \rightarrow L$$

6º passo: Expandir a solução e contar o número de variáveis:

$$L = a' b d \rightarrow 3 termos$$

7º passo: Escolher as soluções com as menores quantidades de variáveis:

$$L = (a' b d)$$

Após a escolha, montar a função equivalente final com todos os termos selecionados:

$$f(a,b,c,d) = (a'bd) + (b'c') + (cd')$$