

Progetto di Laboratorio

AREA HADAMARD GATE

Sezione 3 del Report: **Risultati di Implementazione**

Utilizzo risorse FPGA · Frequenza massima · Dissipazione di potenza

Tool: **AMD/Xilinx Vivado** · Part: **xc7s50csga324-1**

3. Sezione 3 — Risultati di implementazione

3.1 Metodologia

La sintesi e l'implementazione sono state condotte con AMD/Xilinx **Vivado** targettizzando l'FPGA **Spartan-7 XC7S50CSGA324-1** della Boolean Board. Il flusso è stato automatizzato tramite uno script Tcl (*scripts/run_impl.tcl*) che esegue in sequenza:

1. lettura dei sorgenti VHDL e del file di vincoli (.xdc);
2. **synth_design** con flatten gerarchico per ottimizzare i path attraverso il modulo;
3. **opt_design**, **place_design**, **phys_opt_design**, **route_design**;
4. generazione automatica dei report di **utilization**, **timing**, **power**, **methodology**, **DRC**;
5. scrittura del bitstream *.bit*.

Comando di esecuzione

```
# Da PowerShell, nella cartella del progetto:  
vivado -mode batch -source scripts/run_impl.tcl
```

```
# Oppure dalla console Tcl di Vivado:  
source scripts/run_impl.tcl
```

Tutti gli artefatti sono salvati in *report/vivado/* (file di report) e *build/* (checkpoint .dcp e bitstream .bit).

3.2 Utilizzo risorse FPGA

Il dispositivo Spartan-7 XC7S50 dispone di 8150 slice (≈ 32600 LUT-6, ≈ 65200 FF), 120 DSP48E1, 75 Block RAM da 36 Kbit e 210 IOB. La tabella seguente riporta le risorse effettivamente utilizzate dal design post-implementation, estratte automaticamente da *report/vivado/utilization_impl.rpt*.

Risorsa	Utilizzate	Disponibili	Utilizzo %
Slice LUTs	1	32600	0.00 %
Slice Registers (FF)	0	65200	0.00 %
DSPs (DSP48E1)	2	120	1.67 %
Block RAM Tile	0	75	0.00 %
Bonded IOB	14	210	6.67 %
BUFGCTRL (clock buf)	1	32	3.12 %

✓ Valori estratti automaticamente dal report di Vivado.

Discussione

Il design è estremamente **compatto**: la logica combinatoria del core consiste in due sommatore a 13 bit, due moltiplicatori e due shift. A livello RTL il top prevede registri di ingresso e di uscita; nel run post-implementation corrente, tuttavia, Vivado ha ottimizzato la logica sequenziale fino a riportare **0 Slice Registers** nel report, effetto coerente con l'uso di ingressi costanti e con l'esposizione verso l'esterno di soli bit osservabili. I due moltiplicatori *signed(13)·signed(12)* vengono inferiti come **DSP48E1**: Vivado preferisce sempre mappare moltiplicazioni $\geq 4 \times 4$ bit su DSP per ridurre area e consumo. Non sono utilizzate né BRAM né SRL.

3.3 Frequenza massima di clock

Il clock di sistema della Boolean Board è generato a **100 MHz** (periodo nominale 10.000 ns), vincolato nel file *hadamard.xdc* con il comando *create_clock -period 10.000*. Vivado calcola lo **slack** (margine temporale) dopo place & route; la frequenza massima si ricava da:

$$F_{\max} = 1 / (T_{\text{clk}} - \text{WNS})$$

dove **WNS** (Worst Negative Slack) è il margine più stretto fra tutti i path di setup.

Parametro	Valore	Stato
Periodo clock target (T_clk)	10.000 ns (100.0 MHz)	da timing_impl.rpt
WNS — Worst Negative Slack (setup)	NA	N/A
WHS — Worst Hold Slack	NA	N/A
F_max calcolata = 1/(T_clk – WNS)	100.00 MHz (pari al solo target)	N/A

Considerazioni

Il path critico del design (quando sono presenti endpoint setup/hold vincolati) corrisponde alla catena *FF (a_reg/b_reg) → addizione 13b → moltiplicazione DSP → shift → FF (y_reg)*. Il blocco DSP48E1 della Spartan-7 dispone di stadi interni di pipeline opzionali (M, P) che il sintetizzatore può abilitare se necessario; con un solo stadio di moltiplicazione fra due FF, le frequenze tipiche raggiungibili su questo silicio sono **nell'ordine dei 200–300 MHz**. Per applicazioni che richiedano ulteriore margine si può inserire un registro intermedio prima del moltiplicatore (pipeline a 2 stadi).

3.4 Dissipazione di potenza

La stima di potenza è ottenuta con `report_power` di Vivado post-implementation; in assenza di un file SAIF di activity tracing, viene utilizzato il modello di default basato su switching activity vectorless (con confidence level che Vivado riporta in calce al report).

Voce	Valore [W]
Total On-Chip Power	0.069
Dynamic Power	0.001
Device Static Power	0.068
Confidence Level	Medium
Junction Temperature [°C]	25.3

Considerazioni

Il design è dominato dal **Device Static Power** tipico della Spartan-7 ($\approx 80\text{--}100\text{ mW}$ a $25\text{ }^{\circ}\text{C}$). La parte dinamica è marginale per due motivi: (a) un solo segnale a switch ad alta attività (il clock di sistema), (b) ingressi *costanti* dei registri di input, che annullano l'activity sui nodi a valle (gli stessi DSP non commutano mai dopo il primo ciclo di reset). In una configurazione reale con A_CONST/B_CONST variabili (es. selezione da switch) la potenza dinamica salirebbe comunque a pochi mW per il design così piccolo.

3.5 Riepilogo della Sezione 3

- L'implementazione su Spartan-7 XC7S50 è **ampiamente fattibile**: l'uso di LUT/BRAM/DSP resta molto contenuto rispetto alla capacità del dispositivo.
- Il clock target a 100 MHz è impostato correttamente; nel run corrente i campi setup/hold risultano non applicabili (WNS/WHIS = NA) per assenza di vincoli I/O completi.
- Il consumo totale è dominato dalla componente statica del silicio; la potenza dinamica del solo gate è dell'ordine del milliwatt.

Il design soddisfa pienamente i vincoli di area e potenza; per una caratterizzazione completa del timing lato I/O occorrerebbe aggiungere i relativi vincoli di input/output delay.