

Progetto di Laboratorio

AREA HADAMARD GATE

Sezione 4 del Report: **Risultati di Test-bench (behavioral)**
4 diverse tipologie di input

Simulatore: **GHDL 6.0.0** · Standard: **VHDL-2008**

4. Sezione 4 - Risultati di test-bench

4.1 Metodologia

La simulazione behavioral del modulo **hadamard_core** e' stata eseguita con il simulatore open-source **GHDL 6.0.0** (VHDL-2008, mcode backend). Il flusso e' interamente automatizzato dallo script *scripts/run_sim.ps1*, che esegue:

1. **ghdl -a** per analizzare i tre sorgenti (*hadamard_core.vhd*, *hadamard_top.vhd*, *tb_hadamard.vhd*);
2. **ghdl -e** per elaborare il testbench *tb_hadamard*;
3. **ghdl -r** con `--stop-time=200ns` e dump del waveform sia in formato VCD (universale) sia in formato GHW (nativo GHDL);
4. analisi della log per il conteggio dei check OK/FAIL.

Comando di esecuzione

```
PS> .\scripts\run_sim.ps1

# Equivalente manuale (3 step):
ghdl -a --std=08 src/hadamard_core.vhd
ghdl -a --std=08 src/hadamard_top.vhd
ghdl -a --std=08 sim/tb_hadamard.vhd
ghdl -e --std=08 tb_hadamard
ghdl -r --std=08 tb_hadamard --stop-time=200ns --vcd=wave.vcd --wave=wave.ghw
```

Tipologie di input testate

Il testbench applica al DUT **4 diverse tipologie di input**, corrispondenti ai quattro stati di base piu' significativi per validare il gate di Hadamard e la sua proprieta' di **involutivita'** ($H^2 = I$):

#	Tipologia ingresso	Stato logico	Uscita attesa
1	[+1.000 ; 0.000] - ampiezza concentrata su $ 0\rangle$	$ 0\rangle$	[+0.707 ; +0.707] = $ +\rangle$
2	[0.000 ; +1.000] - ampiezza concentrata su $ 1\rangle$	$ 1\rangle$	[+0.707 ; -0.707] = $ -\rangle$
3	[+0.707 ; +0.707] - sovrapposizione bilanciata	$ +\rangle$	[+1.000 ; 0.000] = $ 0\rangle$
4	[+0.707 ; -0.707] - sovrapposizione antifase	$ -\rangle$	[0.000 ; +1.000] = $ 1\rangle$

4.2 Log della simulazione

Output completo del comando `ghdl -r` (file `sim/build/sim.log`):

```
..\..\sim\tb_hadamard.vhd:74:7:@10ns:(report note): TEST1 |0> y0 OK (got=181 exp=181)
..\..\sim\tb_hadamard.vhd:74:7:@10ns:(report note): TEST1 |0> y1 OK (got=181 exp=181)
..\..\sim\tb_hadamard.vhd:74:7:@20ns:(report note): TEST2 |1> y0 OK (got=181 exp=181)
..\..\sim\tb_hadamard.vhd:74:7:@20ns:(report note): TEST2 |1> y1 OK (got=-181 exp=-181)
..\..\sim\tb_hadamard.vhd:74:7:@30ns:(report note): TEST3 |+> y0 OK (got=255 exp=256)
..\..\sim\tb_hadamard.vhd:74:7:@30ns:(report note): TEST3 |+> y1 OK (got=0 exp=0)
..\..\sim\tb_hadamard.vhd:74:7:@40ns:(report note): TEST4 |-> y0 OK (got=0 exp=0)
..\..\sim\tb_hadamard.vhd:74:7:@40ns:(report note): TEST4 |-> y1 OK (got=255 exp=256)
..\..\sim\tb_hadamard.vhd:143:5:@40ns:(report note): Simulazione completata.
```

✓ **Risultato: 8/8 check superati, 0 fallimenti.**

4.3 Tabella dettagliata dei check

Ogni check confronta l'uscita osservata con il valore atteso ammettendo una tolleranza di 2 LSB (errore di quantizzazione Q3.8). I valori sono espressi in **code** (Q3.8); la conversione in reale e' *real* = *code* / 256.

Test	Verifica	Esito	Got (code)	Exp (code)	Got (real)	Exp (real)	Err (LSB)
TEST1	0> y0	OK	181	181	+0.7070	+0.7070	0
TEST1	0> y1	OK	181	181	+0.7070	+0.7070	0
TEST2	1> y0	OK	181	181	+0.7070	+0.7070	0
TEST2	1> y1	OK	-181	-181	-0.7070	-0.7070	0
TEST3	+> y0	OK	255	256	+0.9961	+1.0000	1
TEST3	+> y1	OK	0	0	+0.0000	+0.0000	0
TEST4	-> y0	OK	0	0	+0.0000	+0.0000	0
TEST4	-> y1	OK	255	256	+0.9961	+1.0000	1

4.4 Forma d'onda complessiva

La figura seguente riporta l'andamento dei quattro segnali (a_{in} , b_{in} , $y0$, $y1$) lungo l'intera simulazione. I valori sono mostrati nella loro interpretazione **reale** (Q3.8 -> floating point), per facilitarne la lettura. Ogni intervallo di 10 ns corrisponde a un test diverso.

Simulazione completa - 4 test sequenziali (valori in Q3.8 - reale)




Figura 4.1 - Forma d'onda completa della simulazione.

4.5 TEST 1 - Stato $|0\rangle$

Ingresso $[+1.0 ; 0.0]$. Uscita attesa $[+0.707 ; +0.707] = \text{stato } |+\rangle$.

Zoom TEST 1 - intervallo 0 - 12 ns




Figura 4.2 - Zoom sul TEST 1.

4.6 TEST 2 - Stato $|1\rangle$

Ingresso $[0.0 ; +1.0]$. Uscita attesa $[+0.707 ; -0.707] = \text{stato } |-\rangle$.

Zoom TEST 2 - intervallo 10 - 22 ns




Figura 4.3 - Zoom sul TEST 2.

4.7 TEST 3 - Stato $|+\rangle$

Ingresso $[+0.707 ; +0.707]$. Uscita attesa $[+1.0 ; 0.0]$ = stato $|0\rangle$ (involutivita' di H).

Zoom TEST 3 - intervallo 20 - 32 ns




Figura 4.4 - Zoom sul TEST 3.

4.8 TEST 4 - Stato $|-\rangle$

Ingresso $[+0.707 ; -0.707]$. Uscita attesa $[0.0 ; +1.0]$ = stato $|1\rangle$ (involutivita' di H).

Zoom TEST 4 - intervallo 30 - 42 ns




Figura 4.5 - Zoom sul TEST 4.

4.9 Discussione dei risultati

La simulazione conferma il corretto funzionamento del gate di Hadamard in tutte e quattro le condizioni di prova:

1. Coerenza matematica. Le uscite osservate corrispondono esattamente al prodotto matrice-vettore atteso, a meno dell'errore di quantizzazione introdotto dalla rappresentazione Q3.8 della costante $1/\sqrt{2}$ (~ 1 LSB su 256, cioè $\sim 0.4\%$).

2. Involutività di H. I test 3 e 4 dimostrano sperimentalmente che applicare H a una sovrapposizione bilanciata produce uno stato di base puro: $H|+\rangle = |0\rangle$, $H|-\rangle = |1\rangle$. Combinati con i test 1 e 2, verificano la proprietà $H^2 = I$.

3. Errore di quantizzazione. L'errore massimo osservato è di **1 LSB** (test 3 e 4: got=255 vs exp=256, ovvero 0.996 vs 1.000), ampiamente entro la tolleranza di 2 LSB prevista dal testbench. Nessun test ha riportato errori superiori.

4. Latenza. Il core è puramente combinatorio: la sua uscita è valida nello stesso ciclo dell'ingresso. Nell'integrazione con la top-level (registri I/O), la latenza totale è di 2 colpi di clock (input register -> core -> output register).

Conclusione

✓ La simulazione behavioral con GHDL è completata con successo: 8/8 check superati, 0 fallimenti, errore massimo di quantizzazione ≤ 1 LSB. Il design è funzionalmente corretto.