

# MASTER INFO ACSI

## Partiel UE VLSI

27 Octobre 2008

(Tous documents autorisés)

### Exercice I Décryptage (6 points)

Soit le « dessin de masque » fourni en annexe.

- 1) Donnez le schéma en transistors.
- 2) Donnez la fonction booléenne correspondante.
- 3) Quelle est nom de cette cellule dans la nomenclature SXLIB.
- 4) Donnez le fichier .vbe correspondant.

### Exercice II Circuit mystère (7 points)

Soit le modèle VHDL (.vbe) du `circuitx` fournit en annexe.

- 1) Expliquer à quoi correspondent les différents signaux.
- 2) S'agit-il d'un circuit séquentiel ou d'un circuit combinatoire.
- 3) Combien de pattern sont nécessaires pour tester intégralement ce circuit.
- 4) Écrivez un fichier de pattern (.pat) permettant d'observer le comportement de ce circuit.
- 5) Quelle est la fonction réalisée par ce circuit.

### Exercice III Sérialiseur 4 bits (7 points)

On veut décrire en VHDL un circuit réalisant la sérialisation de mots de 4 bits.

Ce circuit reçoit en entrée :

- `ck` le signal d'horloge,
- `reset` actif au niveau haut,
- `din` la donnée codée sur 4 bits à sérialiser,
- `din_val` indique la validité de la donnée présente sur `din`,

et fournit en sortie :

- `dout` correspond à la sortie série (1 bit),
- `dout_val` indique la validité de la donnée présente sur la sortie `dout`.

4 cycles sont nécessaires à la sérialisation des 4 bits de `din`. Les bits de `din` sont transmis en série sur `dout` au rythme d'un par cycle en commençant par le bit de poids faible.

Les entrées `din` et `din_val` sont supposées être stables et valides uniquement le cycle précédant la sortie série du bit de poids faible. `din_val` ne peut pas être à 1 plus d'un cycle sur quatre car la sérialisation d'un mot nécessite quatre cycles et qu'une nouvelle donnée ne peut être valide sur `din` qu'au cycle ou le dernier bit (celui de poids fort) de la donnée précédente est valide sur la sortie série `dout`.

Ces entrées ne sont prises en compte que si le signal `reset` est égal à 0.

- 1) Ecrivez le fichier .vbe correspondant au comportement de ce circuit.
- 2) Ecrivez le fichier .pat (sorties prévues) permettant de tester votre circuit.