## 武汉大学国家网络安全学院 2021 -2022 学年度第 1 学期 《数字逻辑与 EDA》期末考试试卷 A 卷 (闭卷)

专业:信息	是安全、网	络空间安	全_ 学号: _		姓名:			
说明:答案请全 未经主考			E试卷上无效。 答题纸、草稿纸	均不得带离	考场,否则视	为违规。		
題号		=	=	1/4	Ŧi.	六	总分	
分值	7	16	8	16	18	35	100	
. 填空题(	<b>共5小题</b> ,	每空1分	, 共7分)					
1、逻辑函数F	(A,B,C) =	$=\overline{A}B+B$	C的反函数是	( ).				
2、若采用奇杉	交验, 当信	息位为 0	1010011时,杉	逐位应是	( )			
3、存在约束分	、件的触发	器是(	) 触发器					
4、三态门在禁	专止状态下	输出(	)					
5、若要消除的	的数F(A,B	$(C) = \overline{A} C$	+ AB对应的i	逻辑电路可	能存在的险	象,则应增	加的冗余,	
是( ).(	此题 3 分	)						
1、(58.125) 1	0的二进制	]数是(						
A. 0101 1	000.0001	0010 0101	B. 100	0 1011. 010	0 0101 1000			
C. 111010	.001		D. 010	111.100				
2、(80.16) 10	的余3码	是()						
A. 1000 0	A. 1000 0000. 0001 0110		B. 1011 0011. 0100 1001					
C. 1110 00	000. 0001	1100	D. 100	0 0000. 0100	0 1001			
3、实现"线与	方"常用(	( )						
A.与非门	B.1	义非门	C.三态门	D. OC	门			
4、若八级优先	:编码器的	输入 Io~I7	中 Io 的优先级	最低,I7最	高。Io 的编码	马输出为 000	), I <sub>7</sub> 的编码	
输出为 111。	则当 I3 I4 I	i I6 同时输	入有效值时,	其编码输出	是()			
A. 011	B.	100	C. 110	D. 101				
5. 若 L.V 仙生	) 哭的输 λ	I=1 K-	1, CP 时钟输)	細窓先10	kHz lill O	的输出为(	)	
2021-2022 上《数与				·//-/-// 10		页共4页	,	

A. 保持高电平

B. 保持低电平

C. 5kHz 方波

- D. 10kHz 方波
- 6、能完成带低位进位的两个一位二进制数相加的器件称为()

- A. 译码器 B. 全加器 C. 编码器 D. 半加器
- 7、由10级触发器构成的二进制计数器,其模值是()
- A. 10 B. 100 C. 1000 D. 1024
- 8、对完全确定原始状态表中的7个状态,A、B、C、D、E、F、G进行化简,若有(A,B)、
- (B、C)、(E, F)、(F, G) 等效,则最简状态表中只有( ) 个状态

  - A. 5 B. 4 C. 7 D. 3


- 三. 化简题(共1小题,每小题8分,共8分)
  - 1、把 $F(A,B,C,D) = A \ \overline{B} \ \overline{C} + \Sigma m(2,3,6,13) + \Sigma d(4,7,12)$  化成最简 "与——或"式和最简 "或 ---与"式。
- 四. 程序代码补全(共8个空,每个空2分,共16分)
  - 1、下面是 case 语句编写的 3-8 译码器电路,将横线上的语句补上,使程序形成完整功能。

```
module decoder38(sel, csout):
   1 ;
    2 ;
   reg[7:0] csout;
   always @ ( _ ③ _ )
      begin
          case( 4 )
              3'b000 : csout = 8'b 111111110:
              3'b001 : csout = 8'b 111111101;
              3'b010: csout = 8'b 11111011:
              3'b011 : csout = 8'b 11110111:
              3'b100 : csout = 8'b 11101111:
              3'b101 : csout = 8'b 11011111:
              3'b110 : csout = 8'b 101111111:
              3'b111 : csout = 8'b 01111111:
              default : csout = 8'b 11111110;
```

```
endcase
end
endmodule
```

2、下面程序功能是一个具有同步置1(高电平有效), 异步清零0(低电平有效)的D触发器,时钟上跳沿有效。将横线上的语句补上, 使程序形成完整功能。

- 五. 分析题 (共2小题,共18分)
  - 1、分析图1所示组合逻辑电路(每问3分)
    - ① 写出输出函数表达式
    - ② 列出真值表
    - ③ 说明电路功能



2、分析图 2 所示电路,设  $Q_1Q_2=00$ ,输入 x 和 CP 的波形如图, 姿水:

2021-2022 上《数字逻辑与 EDA 》试题 A 卷

- ① 写出激励函数表达式(3分)
- ② 判断电路是同步还是异步时序逻辑电路,是 Moore 型还是 Mealy 型(3分)
- ③ 画出输出  $Q_1$ 、 $Q_2$  的波形图。(3分)




图 2

## 六. 数字逻辑电路设计题(共3小题,共35分)

1、用 D 触发器和适当的逻辑门设计能实现下列最简二进制状态表功能的同步时序逻辑电路 (确定激励函数和输出函数即可,不必画电路图。共 8 分)


现态		$y_2^{n+1} y_1^{n+1} / z$			
<i>y</i> <sub>2</sub>	<i>y</i> <sub>1</sub>	X=0	<i>X</i> =1		
0	0	00/0	01/0		
0	1	00/0	11/0		
1	0	dd/d	dd/d		
1	1	00/0	11/1		
			图 3		

D 触发器激励表如下:

$Q \rightarrow Q^{n+1}$	D
0 0	0
0 1	1
1 0	0
1 1	1

2、用一片移位寄存器 74194 和一片 8 选 1 数据选择器 74152 设计一个序列信号发生器,输出序列为 01110100 (第一位输出 0,第二位输出 0,第三位输出 1...)。(共 15 分)

(提示: 74194 控制端 S<sub>1</sub>, S<sub>0</sub>的功能: 00 保持, 01 右移, 10 左移, 11 并行输入)






图 4

3、用 Verilog 语言设计一带异步复位端(低电平有效)、异步置数端(低电平有效)的四位加法计数器 adder\_4, 时钟 clk 上升沿有效,复位信号 clr, 置数信号 load、输入数据 data、输出 qout。(共 12 分)