25.55 - Microelectrónica

Trabajo Práctico Nº 1

Diseño Digital

BELSITO, RAMIRO *62641* `rabelsito@itba.edu.ar`

Profesores: Juan Manuel Cesaretti, Eduardo Diocles Baez y Ezequiel David Rubinsztain

Fecha de entrega: 8 de abril de 2026

Índice

1. Introducción **1**

2. Compuerta NOT **1**
2.1. Ancho de PMOS - Teórico 1
2.2. Ancho de PMOS - Simulación 1

3. Layout NOT **2**

4. Compuertas NOT - Variación de relación de β **2**
4.1. Calculo de W_p correspondiente a cada compuerta NOT 2
4.2. Simulación de las compuertas NOT 3
4.3. Márgenes de Ruido 3

5. Tiempos de propagación **4**

6. Tiempo de propagación con compuertas en serie **4**

7. Compuertas NAND y NOR **5**
7.1. Compuerta NOR 5
7.2. Compuerta NAND 7

8. FlipFlop D comparación con y sin T2 y T4 **9**

9. Conclusión **11**

1. Introducción

En el presente trabajo se estudiará el diseño de circuitos digitales utilizando la tecnología CMOS. Se utilizará la simulación para analizar las diferencias entre los cálculos teóricos y los resultados obtenidos en la práctica.

2. Compuerta NOT

Dado el circuito de la compuerta NOT se pide que V_{sp} (Inverter Switching Voltage) $= \frac{V_{DD}}{2}$.

Para ello se necesita que se cumpla la condición, asumiendo que ambos se encuentran en saturación:

$$\frac{1}{2} \cdot K_{p_n} \cdot \frac{W_n}{L_n} \cdot (V_{sp} - V_{th_n})^2 = \frac{1}{2} \cdot K_{p_p} \cdot \frac{W_p}{L_p} \cdot (V_{DD} - V_{sp} - |V_{th_p}|)^2 \tag{1}$$

Despejando V_{sp} se puede expresar como:

$$V_{sp} = \frac{\sqrt{\frac{\beta_n}{\beta_p}} \cdot V_{th_n} + V_{DD} - V_{th_p}}{1 + \sqrt{\frac{\beta_n}{\beta_p}}} \tag{2}$$

Donde $\beta_n = \frac{1}{2} K_{p_n} \cdot \frac{W_n}{L_n}$ y $\beta_p = \frac{1}{2} K_{p_p} \cdot \frac{W_p}{L_p}$.

2.1 Ancho de PMOS - Teórico

Por ende, considerando que $V_{sp} = \frac{V_{DD}}{2}$ y asumiendo que $V_{th_n} = |V_{th_p}|$ se requiere que:

$$K_{p_n} \cdot \frac{W_n}{L_n} = K_{p_p} \cdot \frac{W_p}{L_p} \tag{3}$$

Con las siguientes restricciones:

- $L_n = 1\mu m$
- $L_p = 1\mu m$
- $K_{p_n} = 120\mu A/V^2$
- $K_{p_p} = 40\mu A/V^2$
- $W_n = 2\mu m$

$W_p = 3 \cdot W_n = 6\mu m$

2.2 Ancho de PMOS - Simulación

Se simuló el circuito utilizando el software LTSpice y se obtuvo que el ancho necesario para que $V_{sp} = \frac{V_{DD}}{2}$ no se corresponde con la predicción teórica con mucha presición ya que mediante prueba y error en la simulación, partiendo del valor teórico, se obtuvo que el ancho necesario para el PMOS es de $W_p \approx 4{,}83\mu m$.

3. Layout NOT



Figura 3.1: Layout de la compuerta NOT

4. Compuertas NOT - Variación de relación de β

4.1 Calculo de W_p correspondiente a cada compuerta NOT

Se definen tres compuertas NOT en cascada con las características:

- $\frac{\beta_{n_1}}{\beta_{p_1}} = 1$
- $\frac{\beta_{n_2}}{\beta_{p_2}} = 10$
- $\frac{\beta_{n_3}}{\beta_{p_3}} = 0{,}1$

Donde los transistores de la primera compuerta son los mismos que los de la sección 2.

Por ende, $W_n = 2\mu m$ y $W_p = 4{,}83\mu m$ para la primera compuerta, considerando la simulación realizada. Y para las siguientes compuertas, considerando las modificaciones hechas a la primera, serán de $W_{p_2} = 0{,}483\mu m$ y $W_{p_3} = 48{,}3\mu m$.

4.2 Simulación de las compuertas NOT



Figura 4.2: Simulación de las compuertas NOT con diferentes relaciones $\frac{\beta_n}{\beta_p}$

4.3 Márgenes de Ruido

Los márgenes de ruido se pueden calcular a partir de las curvas de transferencia de las compuertas NOT. Para cada compuerta, se identifican los puntos donde la salida cambia de estado (de alto a bajo o viceversa) y se determinan los niveles de voltaje correspondientes.

$$NMH = V_{OH} - V_{IH} \tag{4}$$

$$NML = V_{IL} - V_{OL} \tag{5}$$

Los puntos de transición se obtienen de encontrar donde la derivada es de módulo unitario.

Relación $\frac{\beta_n}{\beta_p}$	1	10	0.1
NMH	1.765	3.310	3.290
NML	1.745	0.805	0.817

Tabla 4.1: Márgenes de ruido para cada compuerta NOT

Se puede apreciar de la tabla que el margen de ruido es más simétrico cuánto más cercana a 1 es la relación $\frac{\beta_n}{\beta_p}$. Esto se debe a que una relación de 1 implica que los transistores NMOS y PMOS tienen características similares, lo que resulta en una curva de transferencia más equilibrada. En cambio, relaciones extremas (10 o 0.1) generan curvas de transferencia más asimétricas, lo que afecta negativamente los márgenes de ruido.

5. Tiempos de propagación



(a) Tiempo de LOW a HIGH



(b) Tiempo de HIGH a LOW

Figura 5.3: Tiempos de propagación para la compuerta NOT

Se puede observar que el tiempo de propagación de HIGH a LOW es de 110.36ns, similar al tiempo de LOW a HIGH que es de 110.1ns.

6. Tiempo de propagación con compuertas en serie

Para analizar la conexión en serie, se utilizarán cinco compuertas con las siguientes característicasa:

- $W_{n_2} = 2 \cdot W_{n_1}$
- $W_{p_2} = 2 \cdot W_{p_1}$
- $W_{n_3} = 4 \cdot W_{n_1}$
- $W_{p_3} = 4 \cdot W_{p_1}$
- $W_{n_4} = 8 \cdot W_{n_1}$
- $W_{p_4} = 8 \cdot W_{p_1}$
- $W_{n_5} = 16 \cdot W_{n_1}$
- $W_{p_5} = 16 \cdot W_{p_1}$

Es esperable que los tiempos de propagación aumenten a medida que se agregan compuertas en serie. Sin embargo no se dió así la simulación.



(a) Tiempo de LOW a HIGH



(b) Tiempo de HIGH a LOW

Figura 6.4: Tiempos de propagación para la compuerta NOT

Esto se debe a que los anchos de las compuertas son diferentes entre si, donde la compuerta de mayor ancho se encuentra a la salida junto al capacitor. Por eso el tiempo de propagación LOW to HIGH es de $t_{LtoH} = 6{,}43ns$ y el tiempo de propagación HIGH to LOW es de $t_{HtoL} = 6{,}28ns$. Los tiempos se mantuvieron cercanos entre sí debido a que los anchos de las compuertas mantuvieron la proporción de $\frac{\beta_n}{\beta_p}$.

7. Compuertas NAND y NOR

Asumiendo que debido a igual proceso de fabricación, se cumple $V_{THn} = -V_{THp}$, se puede deducir a partir de los calculos de las resistencias de salida de las etapas de las compuertas.

7.1 Compuerta NOR

$$\frac{\beta_n}{\beta_p} = \frac{k_{p_n}\frac{W_n}{2 \cdot L_n}}{k_{p_p}\frac{W_p}{L_p}} = \frac{1}{2} \tag{6}$$

Entonces para $W_n = 2\mu m$, la condición impone $W_p = 12\mu m$.

Esto produce la siguiente respuesta $V_{(V_i)}$:



Figura 7.5: Respuesta Celda NOR con $W_p = 12\mu m$

Como se puede observar en la simulación este resultado implica que $V_{sp} \neq \frac{V_{DD}}{2}$.

Para esto se necesita $W_p \approx 6\mu m$.



Figura 7.6: Respuesta Celda NOR con $W_p \approx 6\mu m$

7.2 Compuerta NAND

$$\frac{\beta_n}{\beta_p} = \frac{k_{p_n}\frac{W_n}{L_n}}{k_{p_p}\frac{W_p}{2 \cdot L_p}} = 2 \tag{7}$$

Entonces, con $W_n = 2\mu m$, la condición impone $W_p = 3\mu m$.

Esto produce la siguiente respuesta $V_{(V_i)}$:



Figura 7.7: Respuesta Celda NAND con $W_p = 3\mu m$

Pero en la simulación se encontró que se necesita $W_p = 4{,}8\mu m$:



Figura 7.8: Respuesta Celda NAND con $W_p = 4{,}8\mu m$

8. FlipFlop D comparación con y sin T2 y T4

La diferencia fundamental entre un FF-D implementado con *transmission gates* (TG) y uno que no los utiliza reside en cómo se controla la transferencia y el aislamiento de la información en cada latch.

En la versión con TG, el paso de la señal se realiza a través de interruptores bidireccionales compuestos por un NMOS y un PMOS en paralelo. Esta configuración permite una conducción prácticamente ideal de ambos niveles lógicos (0 y 1), evitando degradaciones de amplitud. Además, el nodo interno queda efectivamente aislado cuando el switch está abierto, lo que asegura que cada latch capture y mantenga el dato de manera robusta, incluso frente a flancos de clock no ideales o variaciones en la entrada.

Por el contrario, cuando se emplean transistores individuales gobernados por el clock, la conducción se vuelve inherentemente asimétrica: el NMOS introduce una caída en el nivel alto, mientras que el PMOS degrada el nivel bajo. A esto se suma un aislamiento menos eficiente del nodo interno, incrementando la susceptibilidad a corrientes de fuga, ruido y posibles solapamientos en las fases del clock. Como consecuencia, esta implementación presenta menor integridad de señal, pudiendo generar glitches, pérdidas del dato almacenado o incluso la propagación parcial de la entrada en condiciones en las que debería mantenerse estable.



Figura 8.9: Comparación entre FF-D con y sin TG

Donde V_d corresponde a la señal de entrada, $V_{(q)}$ a la salida del circuito implementado con TG, y $V_{(q2)}$ a la salida del circuito que no los utiliza.

Si se considera un clock con únicamente dos pulsos, se espera que la implementación con TG sea capaz de mantener (hold) el valor almacenado, mientras que la implementación sin estos dispositivos no debería lograrlo. Los resultados obtenidos en la simulación fueron los siguientes:



Figura 8.10: Simulación de FF-D con y sin TG

Cuando el clock es periódico, ambos circuitos presentan un comportamiento similar, ya que las pequeñas degradaciones de nivel lógico quedan compensadas y no afectan significativamente la conmutación. Sin embargo, cuando el clock deja de alternar, como en la simulación realizada, se pone en evidencia la diferencia estructural: en ausencia de transistores que actúen como TG, el latch no logra mantener un aislamiento adecuado y la salida pierde el dato almacenado, mientras que la implementación con TG conserva el valor sin inconvenientes.

9. Conclusión

Los resultados obtenidos a lo largo del trabajo permiten reinterpretar el diseño de circuitos digitales desde una perspectiva fuertemente dependiente de las no idealidades del nivel transistor. Lejos de ser un aspecto secundario, el dimensionamiento de los dispositivos CMOS condiciona de manera crítica el punto de operación de las compuertas, introduciendo asimetrías que impactan directamente en la robustez lógica y en la tolerancia al ruido.

Asimismo, el análisis dinámico pone de manifiesto que los efectos capacitivos y la interacción entre etapas no pueden ser despreciados, ya que determinan el desempeño temporal del sistema y pueden amplificar desbalances presentes en etapas previas. Esto evidencia que el diseño en cascada no es simplemente modular, sino que requiere una consideración global del circuito.

En el caso de las estructuras secuenciales, se observa que las decisiones arquitectónicas, como el uso

de *transmission gates*, no solo optimizan el funcionamiento, sino que resultan determinantes para garantizar la integridad de la información almacenada frente a condiciones no ideales.

En definitiva, el trabajo demuestra que el comportamiento macroscópico de los circuitos digitales está intrínsecamente ligado a fenómenos de bajo nivel, y que un diseño preciso a escala de transistor es indispensable para lograr sistemas confiables y predecibles.