بِسْمِ اللَّهِ الرَّحْمَٰنِ الرَّحِيمِ

دانشگاه خواجه نصیرالدین طوسی نیمسال اول تحصیلی 1402-1403

تهیه کننده: رامین توکلی

درس: FPGA

شماره دانشجویی: ۹۹۲۵۰۶۳

استاد درس: دكتر حسينينژآد

تمرین شماره یک

دانشکده مهندسی برق

سوال ۱) مداری طراحی نمایید تا یک عدد ۸ بیتی را به عنوان ورودی دریافت نماید و مشخص نماید که تعداد یک های آن زوج یا فرد است. اگر تعداد یک ها زوج باشد عدد دریافتی را با ۴۷جمع نماید و نصف مجموع را در پورت خروجی قرار دهد. در غیر این دو برابر تفاضل عدد دریافتی و عدد ۳۷ را به پورت خروجی ارسال نماید.

راهنمایی: برای تعیین زوج یا فرد بودن تعداد یک ها می توانید از گیت XOr استفاده نمایید.

كد بخش سنتز مدار:

```
10 library IEEE;
11 use IEEE.STD LOGIC 1164.ALL;
12 use IEEE.numeric std.all;
13
14 entity Even Odd is
        Port (input: in STD LOGIC VECTOR (7 downto 0);
15
               output : out SIGNED (8 downto 0));
16
   end Even Odd;
17
18
    architecture Behavioral of Even Odd is
19
20
    signal tmp: STD LOGIC;
21
22 signal sl: STD LOGIC VECTOR(8 downto 0);
    signal s2: STD LOGIC VECTOR(8 downto 0);
23
24
25 begin
    tmp <= input(0)xor input(1)xor input(2)xor</pre>
    input(3) xor input(4) xor input(5) xor input(6) xor input(7);
27
28
    sl <= std logic vector((unsigned('0' & input) + 47)/2);
29
    s2 <= std logic vector((signed('0' & input) - 37) + (signed('0' & input) - 37));
30
31
32
33 output <= signed(sl) when tmp ='0' else
34 signed(s2);
35
36 end Behavioral;
```


اندازه پورتهای ورودی و خروجی به ترتیب Λ بیت و θ بیت در نظر گرفته شده است. به دلیل اینکه خروجی مدار ممکن است از Λ بیت یعنی ۲۵۵ بیشتر شود.

نتیجه و بررسی سنتز مدار و المانهای استخراح شده:

```
HDL Synthesis
______
Synthesizing Unit <Even Odd>.
   Related source file is "C:\xilinix\ise-project\FPGA class\HW1\EX1\FPGA
   Found 9-bit adder for signal <sl> created at line 1241.
   Found 9-bit subtractor for signal <n0024> created at line 0.
       inferred 2 Adder/Subtractor(s).
      inferred | Multiplexer(s).
Unit <Even Odd> synthesized.
HDL Synthesis Report
Macro Statistics
# Adders/Subtractors
                                                : 2
9-bit adder
                                                : 1
9-bit subtractor
                                                : 1
# Multiplexers
9-bit 2-to-1 multiplexer
                                                : 1
                                                : 1
# Xors
1-bit xor8
______
                        Design Summary
Top Level Output File Name : Even Odd.ngc
Primitive and Black Box Usage:
# BELS
                              : 16
    LUT2
      LUT3
     LUT4
     LUT5
                              : 3
     LUT6
                              : 7
# IO Buffers
                              : 17
    IBUF
     OBUF
Device utilization summary:
Selected Device : 6slx4tqgl44-3
Slice Logic Utilization:
                                  16 out of 2400
Number of Slice LUTs:
                                                    0%
                                   16 out of 2400
   Number used as Logic:
Slice Logic Distribution:
Number of LUT Flip Flop pairs used: 16
  Number with an unused Flip Flop: 16 out of 16 100%
  Number with an unused LUT: 0 out of 16 0%
Number of fully used LUT-FF pairs: 0 out of 16 0%
  Number of unique control sets:
IO Utilization:
Number of IOs:
                                   17
                                    17 out of 102 16% Activate
Number of bonded IOBs:
```

کد بخش تست بنچ و شبیه سازی مدار:

```
1 LIBRARY ieee;
 2 USE ieee.std logic 1164.ALL;
 3 use IEEE.numeric std.all;
 5 ENTITY TB Even Odd IS
   END TB Even Odd;
 6
7
   ARCHITECTURE behavior OF TB Even Odd IS
8
9
10
11
        COMPONENT Even Odd
12
13
        PORT (
             input : IN std logic vector (7 downto 0);
14
             output : OUT SIGNED(8 downto 0)
15
16
            );
        END COMPONENT:
17
18
       --Inputs
19
       signal input : std logic vector(7 downto 0) := (others => '0');
20
21
22
       --Outputs
       signal output : SIGNED(8 downto 0);
23
24
25 BEGIN
26
       -- Instantiate the Unit Under Test (UUT)
27
       uut: Even Odd PORT MAP (
28
              input => input,
29
              output => output
30
            );
31
32
   input<= "00011000" after 20 ns, "00100000" after 40 ns, "00111000" after 60ns;
33
34
35
   END;
36
```



همانطور که مشاهده می شود به ازای ورودی ۰ خروجی باید ۲۳ شود، به ازای ورودی ۲۴ خروجی خروجی باید ۳۵ شود، به ازای ورودی ۳۶ خروجی باید ۱۰ شود که نتایج شبیه سازی همین نتایج را نشان می دهد که نتیجه می گیریم طراحی صحیح بوده و مدار درست کار می کند.

سوال ۲) یک stopwatch طراحی و شبیه سازی کنید.

این طراحی دارای یک ورودی کلاک، یک ورودی ریست آسنکرون برای صفر کردن زمان، یک ورودی استارت برای شروع زمان گیری، سه خروجی صدم ثانیه، ثانیه و دقیقه خواهد بود. اندازه پریود کلاک در شبیه سازی می تواند برای سرعت بخشیدن به کار دلخواه و کوچک باشد.

کد بخش سنتز مدار:

```
1 library IEEE;
2 use IEEE.STD LOGIC 1164.ALL;
3 use IEEE.STD LOGIC arith.ALL;
 4 use IEEE.STD LOGIC unsigned.ALL;
 5
   entity Stopwatch is
 6
       Port ( clk : in STD LOGIC;
7
               reset : in STD LOGIC;
8
               start : in STD LOGIC;
9
               min : out STD LOGIC VECTOR (6 downto 0);
10
11
               sec : out STD LOGIC VECTOR (6 downto 0);
               Hsec : out STD LOGIC VECTOR (6 downto 0));
12
   end Stopwatch;
13
14
    architecture Behavioral of Stopwatch is
15
16
17
    signal countl: std logic vector(6 downto 0):="00000000";
18 signal count2: std logic vector(6 downto 0):="00000000";
   signal count3: std logic vector(6 downto 0):="00000000";
19
20
21 begin
22
23 process(clk, reset)
24 begin
   if reset='1' then count1 <= "0000000"; count2 <= "0000000"; count3 <= "00000000";
26 elsif (clk' event and clk='l' and start = 'l') then
       count1 <= count1 + "0000001";
27
       if (count1 = "1100011") then
28
       if (count2 = "0111011") then
29
30
       if (count3 = "0111011") then
          count1 <= "00000000";
31
          count2 <= "00000000";
32
          count3 <= "00000000";
33
34
35
          count3 <= count3 + "0000001";
          count2 <= "00000000";
36
          count1 <= "00000000";
37
```

```
38
      end if;
39
      else
          count1 <= "00000000";
40
          count2 <= count2 + "0000001";
41
      end if;
42
      end if;
43
44
45
46 end if;
47 end process;
48 min <= count3;
49 sec <= count2;</pre>
50 Hsec <= count1;
51
52 end behavioral;
```


نتیجه و بررسی سنتز مدار و المانهای استخراح شده:

```
Synthesizing Unit <Stopwatch>.
   Related source file is "C:\xilinix\ise-project\FPGA class\HW1\EX1\FPGA EX1\Stopwatch.vhd"
    Found 7-bit register for signal <count2>.
   Found 7-bit register for signal <count3>.
   Found 7-bit register for signal <countl>.
    Found 7-bit adder for signal <count1[6] GND 5 o add 0 OUT> created at line 27.
    Found 7-bit adder for signal <count3[6] GND 5 o add 4 OUT> created at line 35.
    Found 7-bit adder for signal <count2[6] GND 5 o add 6 OUT> created at line 41.
    Summary:
       inferred 3 Adder/Subtractor(s).
        inferred 21 D-type flip-flop(s).
        inferred 3 Multiplexer(s).
Unit <Stopwatch> synthesized.
HDL Synthesis Report
Macro Statistics
# Adders/Subtractors
                                                       : 3
7-bit adder
                                                       : 3
# Registers
                                                       : 3
7-bit register
                                                       : 3
# Multiplexers
7-bit 2-to-1 multiplexer
                                                       : 3
```


```
Top Level Output File Name : Stopwatch.ngc
Primitive and Black Box Usage:
_____
# BELS
                               : 41
#
     GND
                               : 1
#
     INV
                               : 1
#
     LUT2
                               : 6
                               : 4
#
     LUT3
#
     LUT4
                               : 4
     LUT5
                               : 5
#
     LUT6
                               : 19
#
     MUXF7
                               : 1
# FlipFlops/Latches
                               : 19
                               : 19
     FDCE
# Clock Buffers
                               : 1
     BUFGP
                               : 1
# IO Buffers
                               : 23
     IBUF
                               : 2
#
     OBUF
                               : 21
Device utilization summary:
Selected Device : 6slx4tqg144-3
Slice Logic Utilization:
Number of Slice Registers: 19 out of 4800 0%
Number of Slice LUTs: 39 out of 2400 1%
   Number used as Logic:
                                    39 out of 2400 1%
Slice Logic Distribution:
 Number of LUT Flip Flop pairs used:
                                   39
  Number with an unused Flip Flop: 20 out of 39 51% Number with an unused LUT:
  Number with an unused LUT:
  Number of fully used LUT-FF pairs: 19 out of
                                                 39
                                                       48%
  Number of unique control sets:
                                    5
IO Utilization:
Number of IOs:
                                    24
                                   24 out of 102 23%
 Number of bonded IOBs:
Specific Feature Utilization:
 Number of BUFG/BUFGCTRLs:
                                   1 out of 16 6%
```

کد بخش تست بنچ و شبیه سازی مدار:


```
1 LIBRARY ieee;
   USE ieee std logic 1164.ALL;
   use IEEE STD LOGIC arith ALL;
   use IEEE STD LOGIC unsigned ALL;
 5
   ENTITY TB Stopwatch IS
 6
 7
    generic (
                clk period : time := 1 ns -- per le tempistiche
 8
 9
            );
10
    END TB Stopwatch;
11
12
    ARCHITECTURE behavior OF TB Stopwatch IS
13
        -- Component Declaration for the Unit Under Test (UUT)
14
15
        COMPONENT Stopwatch
16
        PORT (
17
             clk: IN std logic;
18
19
             reset : IN std logic;
             start : IN std logic;
20
             min : OUT std logic vector(6 downto 0);
21
             sec : OUT std logic vector(6 downto 0);
22
23
             Hsec: OUT std logic vector(6 downto 0)
24
            );
        END COMPONENT;
25
26
       --Inputs
27
       signal clk : std logic := 'l';
28
       signal reset : std logic := '1';
29
       signal start : std logic := 'l';
30
31
       --Outputs
32
       signal min : std logic vector(6 downto 0);
33
       signal sec : std logic vector(6 downto 0);
34
35
       signal Hsec : std logic vector(6 downto 0);
36
37
38
   BEGIN
39
       -- Instantiate the Unit Under Test (UUT)
40
       uut: Stopwatch PORT MAP (
41
              clk => clk,
42
43
              reset => reset,
44
              start => start,
              min => min,
45
              sec => sec,
46
              Hsec => Hsec
47
48
            );
49
50 clk <= NOT clk after clk period/2;
51 start <= '0' after 5ns , '1' after 25 ns;
    reset <= '0' after 5ns , '1' after 60 ns,'0' after 90 ns;
52
53
54
55 END;
```




بعد از بررسی تست بنچ به سراغ نمودار زمانی ورودی و خروجیهای مدار میرسیم که در بالا مشاهده میکنیم سیگنال start تا قبل از ۵ نانوثانیه فعال است ولی سیگنال reset هم فعال است برای همین خروجی صفر باقی میماند. در زمان ۲۵ نانوثانیه سیگنال reset غیر فعال است و سیگنال start فعال است پس تایمر شروع به شمارش میکند.



برای بررسی صحت عملکر تایمر باید شمارش ثانیه شمار را بعد از شمارش صدم ثانیه شمار را نیز بررسی بکنیم. مشاهده می شود که در تصویر بالا بعد از اینکه صدم ثانیه شمار به مقدار ۹۹ رسید خروجی ثانیه شمار افزایش می یابد.



برای بررسی صحت عملکر تایمر باید شمارش دقیقه شمار را بعد از شمارش ثانیه شمار را نیز بررسی بکنیم. مشاهده می شود که در تصویر بالا بعد از اینکه ثانیه شمار به مقدار ۵۹ رسید خروجی دقیقه شمار افزایش می یابد.



همچنین برای بررسی صحت عملکر تایمر باید شمارش تایمر را بعد از اینکه شمارش کامل شد نیز بررسی بکنیم پس بعد از اینکه صدم ثانیه، ثانیه و دقیقه کامل شدند باید شمارش تایمر ما دوباره از مقدار صفر شروع شود. مشاهده می شود که در تصویر بالا بعد از اینکه دقیقه شمار به مقدار ۵۹ رسید خروجی صفر می شود. سوال ۲) یک تقسیم کننده فرکانسی با duty cycle مشخص طراحی و شبیه سازی کنید.

این طراحی شامل یک ورودی کلاک ، یک ورودی کنترل ۴ بیتی duty cycle و یک خروجی با فرکانس تقسیم شده است. در این طراحی ورودی کنترل ۴ بیتی می تواند مقادیری بین ۰ تا ۱۰ را دریافت کند. مقدار دریافتی در ۱۰ ضرب شده و بزرگی duty cycle ما را تعیین می کند. برای مثال اگر به ورودی کنترل عدد ۴ داده شود مدت زمان ۱ بودن خروجی ۴۰ درصد از طول پریود خواهد بود و ۶۰ درصد دیگر ۰ خواهد شد.

در این تمرین فرکانس کلاک ورودی ۱۰۰ برابر فرکانس کلاک خروجی خواهد بود.

كد بخش سنتز مدار:

```
1 library IEEE;
 2 use IEEE STD LOGIC 1164.ALL;
 3 use IEEE STD LOGIC arith.ALL;
 4 use IEEE.STD LOGIC unsigned.ALL;
 6 entity Freq div is
 7
        Port ( clk : in STD LOGIC;
               duty cycle : in STD LOGIC VECTOR (3 downto 0);
8
               out clk : out STD LOGIC);
9
10 end Freq div;
11
12 architecture Behavioral of Freq div is
13
14 signal dcycle: STD LOGIC VECTOR (7 downto 0);
15 signal count: integer range 0 to 255:= 0;
   signal output: STD LOGIC:= '0';
16
17
18 begin
    dcycle <= ( duty_cycle) * "1010" when (duty_cycle < "1010");
19
20 --count <= 100 - (conv integer(dcycle))</pre>
21
22 process(clk)
23 begin
   if (clk' event and clk='0') then
       count <= count + 1;
25
26
       if (count = 99 and output = '1') then
          count <= 0;
27
          output <= '0';
28
       elsif((99 - CONV INTEGER(dcycle)) <= count ) then
29
          output <= '1';
30
31
       end if;
32
33 end if;
34
35 end process;
36 out clk <= output;
37 end Behavioral;
```

نتیجه و بررسی سنتز مدار و المانهای استخراح شده:

```
HDL Synthesis Report
Macro Statistics
# Multipliers
                                                           : 1
 4x4-bit multiplier
                                                           : 1
# Adders/Subtractors
                                                           : 2
 8-bit adder
                                                           : 1
 9-bit subtractor
                                                           : 1
# Registers
                                                           : 2
 1-bit register
                                                           : 1
 8-bit register
                                                           : 1
# Latches
                                                           : 8
 1-bit latch
                                                           : 8
# Comparators
                                                           : 2
 4-bit comparator greater
                                                           : 1
                                                           : 1
 9-bit comparator greater
                          Design Summary
 Top Level Output File Name : Freq div.ngc
 Primitive and Black Box Usage:
 # BELS
                               : 52
      GND
      INV
      LUT1
                               : 7
      LUT2
                               : 11
      LUT3
                               : 1
                                : 7
      LUT4
      LUT5
                                : 3
      LUT6
      MUXCY
                                : 7
      VCC
                               : 1
      XORCY
 # FlipFlops/Latches
                               : 16
      FD
                                : 8
      FD 1
                                : 1
      LD
 # Clock Buffers
      BUFGP
                               : 1
 # IO Buffers
                               : 5
      IBUF
                               : 4
```

: 1

OBUF

```
Slice Logic Utilization:
Number of Slice Registers:
                                   16 out of 4800
                                                      0%
Number of Slice LUTs:
                                    35 out of
                                               2400
                                                       1%
   Number used as Logic:
                                    35 out of 2400
                                                       1%
Slice Logic Distribution:
Number of LUT Flip Flop pairs used:
  Number with an unused Flip Flop:
                                   21 out of 37
                                                      56%
  Number with an unused LUT:
                                    2 out of
                                                37
                                                      5%
  Number of fully used LUT-FF pairs: 14 out of 37
                                                      37%
  Number of unique control sets:
                                    3
IO Utilization:
Number of IOs:
Number of bonded IOBs:
                                     6 out of 102 5%
Specific Feature Utilization:
                                  1 out of 16 6%
Number of BUFG/BUFGCTRLs:
```

کد بخش تست بنچ و شبیه سازی مدار:


```
1 LIBRARY ieee;
 2 USE ieee.std logic 1164.ALL;
 3 use IEEE STD LOGIC arith ALL;
 4 use IEEE STD LOGIC unsigned ALL;
 5
 6 ENTITY TB Freq div IS
 7 generic (
 8
               clk period : time := 1 ns -- per le tempistiche
9
            );
10 END TB Freq div;
11
12 ARCHITECTURE behavior OF TB Freq div IS
13
14
        -- Component Declaration for the Unit Under Test (UUT)
15
        COMPONENT Freq div
16
       PORT (
17
             clk : IN std logic;
18
            duty cycle : IN std logic vector(3 downto 0);
19
            out clk : OUT std logic
20
21
            );
       END COMPONENT;
22
23
24
      --Inputs
25
      signal clk : std logic := '0';
26
27
       signal duty_cycle : std_logic_vector(3 downto 0) := (others => '0');
28
       --Outputs
29
       signal out clk : std logic;
30
31
32 BEGIN
33
```

```
34
       -- Instantiate the Unit Under Test (UUT)
       uut: Freq div PORT MAP (
35
              clk => clk,
36
              duty cycle => duty_cycle,
37
              out clk => out clk
38
39
            );
40
41
    clk <= NOT clk after clk period/2;
42
   duty_cycle <= "1000" ;
43
44
   END;
45
46
```



همانطور که مشاهده میشود کلاک ورودی فرکانسی ۱۰۰ برابر فرکانس خروجی دارد و هر با وارد کردن عدد ۸، کلاک خروجی ۸۰ نانوثانیه یک میماند و ۲۰ ثانیه صفر. در تصویر زیر تقسیم کننده دیگری را بررسی میکنیم.

```
clk <= NOT clk after clk_period/2;
duty_cycle <= "0100" ;</pre>
```



همانطور که مشاهده میشود کلاک ورودی فرکانسی ۱۰۰ برابر فرکانس خروجی دارد و هر با وارد کردن عدد ۴، کلاک خروجی ۴۰ نانوثانیه یک میماند و ۶۰ ثانیه صفر.